复杂多核系统的调试系统设计与研究
致谢 | 第7-8页 |
摘要 | 第8-10页 |
ABSTRACT | 第10-11页 |
第一章 绪论 | 第17-25页 |
1.1 课题背景 | 第17-21页 |
1.1.1 多核SoC | 第17-19页 |
1.1.2 调试设计基本内容 | 第19-20页 |
1.1.3 SOPC技术 | 第20-21页 |
1.2 相关研究工作 | 第21-23页 |
1.2.1 嵌入式处理器 | 第21-23页 |
1.2.2 多核调试技术现状 | 第23页 |
1.3 课题来源 | 第23页 |
1.4 论文组织架构 | 第23-25页 |
第二章 调试技术及复杂多核系统 | 第25-36页 |
2.1 当前调试技术 | 第25-27页 |
2.1.1 在线仿真器(ICE) | 第25-26页 |
2.1.2 片上调试(OCD) | 第26页 |
2.1.3 调试技术分析 | 第26-27页 |
2.2 复杂多核系统架构 | 第27-33页 |
2.2.1 系统主控制器 | 第27-28页 |
2.2.2 数据通信协议 | 第28页 |
2.2.3 运算单元特性 | 第28-33页 |
2.2.4 相关接口单元 | 第33页 |
2.3 调试系统设计难点及设计模型 | 第33-35页 |
2.4 本章小结 | 第35-36页 |
第三章 调试系统设计研究 | 第36-49页 |
3.1 目标系统的调试需求分析 | 第36-38页 |
3.1.1 主控制器的调试需求 | 第36-37页 |
3.1.2 外部存储器的调试需求 | 第37页 |
3.1.3 处理器内核的调试需求 | 第37页 |
3.1.4 信息可视化与数据导出 | 第37-38页 |
3.2 调试系统的实现结构 | 第38-41页 |
3.3 调试系统的传输机制 | 第41-46页 |
3.3.1 调试控制命令传输机制 | 第42-45页 |
3.3.2 调试系统数据传输机制 | 第45-46页 |
3.4 调试系统的调试模式 | 第46-48页 |
3.5 本章小结 | 第48-49页 |
第四章 调试系统设计实现 | 第49-68页 |
4.1 功能框图和总体设计 | 第49-50页 |
4.2 调试系统硬件设计 | 第50-57页 |
4.2.1 调试接口模块 | 第50-54页 |
4.2.2 调试系统控制模块 | 第54页 |
4.2.3 I/O和存储模块 | 第54-57页 |
4.3 调试系统软件设计 | 第57-60页 |
4.4 目标系统的调试实现 | 第60-62页 |
4.4.1 主状态机的工作机制 | 第60-62页 |
4.4.2 外部存储器空间分配 | 第62页 |
4.5 调试系统指令实现 | 第62-67页 |
4.5.1 采样信号确定 | 第62-65页 |
4.5.2 相关调试指令 | 第65-67页 |
4.6 本章小结 | 第67-68页 |
第五章 调试系统架构的FPGA验证 | 第68-76页 |
5.1 系统资源消耗 | 第68页 |
5.2 系统测试任务 | 第68-72页 |
5.2.1 测试任务集 | 第68-69页 |
5.2.2 算法分析 | 第69-70页 |
5.2.3 算法映射 | 第70-72页 |
5.3 FPGA验证 | 第72-75页 |
5.3.1 验证平台 | 第72-73页 |
5.3.2 功能验证 | 第73-75页 |
5.4 本章小结 | 第75-76页 |
第六章 总结与展望 | 第76-77页 |
总结 | 第76页 |
展望 | 第76-77页 |
参考文献 | 第77-80页 |
攻读硕士学位期间的学术活动及成果情况 | 第80页 |