| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第1章 绪论 | 第10-13页 |
| ·选题的目的和意义 | 第10-11页 |
| ·论文研究的主要内容 | 第11页 |
| ·论文的结构 | 第11-13页 |
| 第2章 可测性设计技术研究 | 第13-22页 |
| ·可测性设计概念的提出 | 第14-15页 |
| ·可测性设计的意义 | 第15-17页 |
| ·可测性设计的常用方法 | 第17-21页 |
| ·功能点测试 | 第17-18页 |
| ·基于扫描技术的结构化测试 | 第18-19页 |
| ·内建自测试 | 第19-21页 |
| ·本章小结 | 第21-22页 |
| 第3章 降低测试功耗与减少测试时间技术研究 | 第22-39页 |
| ·降低测试功耗技术研究 | 第22-29页 |
| ·基于扫描设计的低功耗 DFT方法 | 第22-26页 |
| ·基于非扫描设计的低功耗 DFT方法 | 第26-29页 |
| ·减少测试时间技术的研究 | 第29-37页 |
| ·哈夫曼编码 | 第30页 |
| ·游程(Run-length)编码 | 第30-31页 |
| ·Golomb编码 | 第31-32页 |
| ·Variable Tail编码 | 第32-34页 |
| ·交替与连续长度码(Alternating Run-length编码) | 第34-37页 |
| ·降低测试功耗与减少测试时间的协调 | 第37页 |
| ·本章小结 | 第37-39页 |
| 第4章 扫描阵列结构描述 | 第39-52页 |
| ·数字电路功耗 | 第39-41页 |
| ·功耗机理 | 第39-40页 |
| ·理论分析 | 第40-41页 |
| ·位通过率法 | 第41-46页 |
| ·现有的方法 | 第41-42页 |
| ·位通过率法 | 第42-44页 |
| ·有效性分析 | 第44-46页 |
| ·扫描阵列 | 第46-51页 |
| ·结构说明及工作方式 | 第47-48页 |
| ·硬件设计 | 第48-49页 |
| ·性能评估 | 第49-51页 |
| ·本章小结 | 第51-52页 |
| 第5章 扫描阵列结构的调整 | 第52-61页 |
| ·扫描阵列与重叠位片 | 第52-54页 |
| ·扫描阵列结构分析 | 第52-53页 |
| ·重叠位片的概念 | 第53-54页 |
| ·扫描阵列的改进 | 第54-56页 |
| ·扫描位片分块算法 | 第56-58页 |
| ·算法基础 | 第56-57页 |
| ·算法的提出 | 第57-58页 |
| ·实验结果与分析 | 第58-59页 |
| ·展望与下一步的工作 | 第59-60页 |
| ·本章小结 | 第60-61页 |
| 结论 | 第61-62页 |
| 参考文献 | 第62-66页 |
| 攻读硕士期间发表的论文及科研情况 | 第66-67页 |
| 致谢 | 第67页 |