磁卡解码芯片中基准电路的设计研究
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-15页 |
| ·国内外发展现状与趋势 | 第8-9页 |
| ·基准源的结构 | 第9页 |
| ·芯片总体介绍 | 第9-13页 |
| ·磁卡解码的原理及性能指标 | 第10页 |
| ·磁卡解码芯片基本模块 | 第10-13页 |
| ·论文的基本框架 | 第13-15页 |
| 第二章 基准源电路结构和电气特性 | 第15-27页 |
| ·带隙基准的基本原理 | 第15-18页 |
| ·与温度无关的基准 | 第15-16页 |
| ·正温度系数和负温度系数电压 | 第16页 |
| ·与COMS工艺的兼容性 | 第16-17页 |
| ·带隙基准 | 第17-18页 |
| ·基准源的电路结构 | 第18-19页 |
| ·齐纳二极管和并联拓扑 | 第18-19页 |
| ·带隙基准源和串联模式拓扑 | 第19页 |
| ·带隙基准电路结构选择 | 第19-24页 |
| ·电流密度比补偿性带隙基准电路 | 第19-21页 |
| ·弱反型工作型CMOS带隙基准电路 | 第21-23页 |
| ·多晶硅栅功函数差型带隙基准电路 | 第23-24页 |
| ·基准源的性能指标 | 第24-27页 |
| 第三章 基准电路的设计 | 第27-41页 |
| ·设计要求 | 第27-28页 |
| ·带隙基准的产生 | 第28-33页 |
| ·启动电路 | 第28-29页 |
| ·核心电路以及运放失调电压的调整 | 第29-31页 |
| ·提高电源抑制比电路 | 第31页 |
| ·带隙基准电路 | 第31-33页 |
| ·参考电压 | 第33-37页 |
| ·VCC/2 电压的产生 | 第33-34页 |
| ·vcc/2+1v电压的产生 | 第34页 |
| ·参考电压电路中的buffer | 第34-37页 |
| ·参考电流 | 第37-41页 |
| ·PTAT电流的产生 | 第37-38页 |
| ·CTAT电流的产生 | 第38页 |
| ·共源共栅结构 | 第38-39页 |
| ·基准电流电路 | 第39-41页 |
| 第四章 电路仿真与分析 | 第41-49页 |
| ·仿真工具的选取 | 第41-42页 |
| ·仿真结果与分析 | 第42-49页 |
| ·仿真模型简介 | 第42-45页 |
| ·仿真结果 | 第45-47页 |
| ·结果分析 | 第47-49页 |
| 第五章 版图的设计与验证 | 第49-65页 |
| ·基本单元的版图结构 | 第49-50页 |
| ·版图设计工具 | 第50-52页 |
| ·版图编辑工具Layout Editor | 第50页 |
| ·实时验证工具 | 第50-52页 |
| ·基准版图 | 第52-61页 |
| ·模拟版图中的无源器件 | 第52-57页 |
| ·参考源的分布 | 第57-58页 |
| ·COMS工艺中的pnp管版图 | 第58-60页 |
| ·带隙基准中的运放版图 | 第60-61页 |
| ·磁卡芯片版图 | 第61-62页 |
| ·版图验证 | 第62-65页 |
| 结论 | 第65-67页 |
| 致谢 | 第67-69页 |
| 参考文献 | 第69-71页 |
