磁条卡解码芯片中编码电路的设计
| 摘要 | 第1-4页 |
| Abstract | 第4-6页 |
| 第一章 绪论 | 第6-12页 |
| ·CMOS模拟集成电路的发展 | 第6-7页 |
| ·磁条卡和F2F编码电路的发展 | 第7-9页 |
| ·论文的主要内容和章节安排 | 第9-12页 |
| 第二章 F2F编码电路系统设计 | 第12-20页 |
| ·系统设计流程 | 第12-13页 |
| ·F2F编码电路的系统框图 | 第13-18页 |
| ·小结 | 第18-20页 |
| 第三章 F2F编码电路的设计 | 第20-34页 |
| ·编码电路的系统结构 | 第20-28页 |
| ·迟滞比较器电路 | 第20-24页 |
| ·峰值检波电路 | 第24-26页 |
| ·取样保持电路 | 第26-27页 |
| ·微分器电路 | 第27-28页 |
| ·F2F编码电路的实现 | 第28-30页 |
| ·电路结构的改进 | 第30-33页 |
| ·小结 | 第33-34页 |
| 第四章 电路仿真与分析 | 第34-44页 |
| ·仿真软件的选取 | 第34-35页 |
| ·运算放大器的仿真 | 第35-39页 |
| ·运放的直流特性分析 | 第35-36页 |
| ·运放的交流小信号分析 | 第36页 |
| ·运放的电源电压抑制比（PSRR） | 第36-38页 |
| ·运放的转换速率和建立时间分析 | 第38页 |
| ·迟滞比较器迟滞时间的仿真 | 第38-39页 |
| ·电路功能的仿真 | 第39-42页 |
| ·小结 | 第42-44页 |
| 第五章 版图设计 | 第44-54页 |
| ·基本单元版图 | 第44-49页 |
| ·版图的设计规则与验证 | 第44-45页 |
| ·版图设计的布线规则 | 第45-49页 |
| ·编码电路的版图实现 | 第49-52页 |
| ·芯片版图的整体布局与焊盘分布 | 第49-50页 |
| ·比较器的版图实现 | 第50-51页 |
| ·编码电路及芯片的版图实现 | 第51-52页 |
| ·小结 | 第52-54页 |
| 第六章 芯片测试 | 第54-57页 |
| 第七章 总结 | 第57-59页 |
| 致谢 | 第59-60页 |
| 参考文献 | 第60-63页 |
