基于soc技术实现1553B通信协议的设计与研究
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-5页 |
| 目录 | 第5-7页 |
| 第一章 绪论 | 第7-13页 |
| ·课题研背景 | 第7-8页 |
| ·国内外研究现状 | 第8-10页 |
| ·SOC技术的发展 | 第10-11页 |
| ·研究意义和内容 | 第11-13页 |
| 第二章 1553B总线特性分析 | 第13-22页 |
| ·总线控制方式 | 第13-15页 |
| ·远程终端 | 第13-14页 |
| ·总线控制器 | 第14-15页 |
| ·总线监视器 | 第15页 |
| ·容错机制 | 第15-16页 |
| ·数据编码 | 第16页 |
| ·字类型与字长 | 第16-18页 |
| ·命令字 | 第17页 |
| ·数据字 | 第17页 |
| ·状态字 | 第17-18页 |
| ·消息传送格式 | 第18-21页 |
| ·非广播模式 | 第18-20页 |
| ·广播模式 | 第20-21页 |
| ·总线电气特性 | 第21页 |
| ·检错的实现 | 第21页 |
| ·本章小结 | 第21-22页 |
| 第三章 1553B总线接口设计方案 | 第22-31页 |
| ·EDA技术简介 | 第22页 |
| ·自顶向下设计方法 | 第22-25页 |
| ·总线接口设计总体方案 | 第25-29页 |
| ·总线设计方案硬件结构 | 第25-26页 |
| ·设计任务 | 第26-27页 |
| ·外部总线接口模块划分 | 第27-29页 |
| ·难点分析 | 第29-31页 |
| 第四章 1553B系统时钟分离的SOC实现 | 第31-37页 |
| ·数字锁相环的结构 | 第32页 |
| ·锁相系统函数推导和特性讨论 | 第32-34页 |
| ·异或门鉴相器 | 第34页 |
| ·K模可逆计数器 | 第34-35页 |
| ·脉冲加减计数器和N分频器 | 第35页 |
| ·数字锁相环的性能分析 | 第35-36页 |
| ·本章小结 | 第36-37页 |
| 第五章 1553B功能模块的研究与SOC实现 | 第37-47页 |
| ·曼彻斯特解码器模块 | 第37-38页 |
| ·信号识别 | 第37页 |
| ·码型转换 | 第37页 |
| ·信号转换和检错 | 第37-38页 |
| ·曼彻斯特编码器模块 | 第38-40页 |
| ·数据缓冲FIFO模块 | 第40-42页 |
| ·RAM读写控制器 | 第42-44页 |
| ·总线标识模块 | 第44-45页 |
| ·差错控制模块 | 第45-46页 |
| ·状态字设置模块 | 第46-47页 |
| 第六章 1553B消息传输的研究与SOC实现 | 第47-66页 |
| ·1553B协议处理器BC功能模块设计 | 第47-53页 |
| ·时间计数模块 | 第49-50页 |
| ·接口寄存器及控制逻辑模块 | 第50-53页 |
| ·远程终端RT设计 | 第53-57页 |
| ·命令字译码/接收数据字 | 第54-55页 |
| ·状态字设置与命令字寄存器 | 第55-57页 |
| ·RT发送控制器 | 第57页 |
| ·总线监控器MT设计 | 第57-59页 |
| ·地址/接收字存储控制 | 第58-59页 |
| ·BC/RT/MT通用终端设计 | 第59-60页 |
| ·1553B总线消息传输算法 | 第60-62页 |
| ·1553B总线控制系统时间同步分析 | 第62-65页 |
| ·基本时间同步机制 | 第63页 |
| ·软件同步算法分析 | 第63-64页 |
| ·时间同步误差分析 | 第64-65页 |
| ·本章小结 | 第65-66页 |
| 第七章 总结与展望 | 第66-68页 |
| ·本文工作小结 | 第66-67页 |
| ·进一步的工作 | 第67-68页 |
| 参考文献 | 第68-71页 |
| 致谢 | 第71-72页 |
| 攻读学位期间主要的研究成果目录 | 第72页 |
