基于USB接口的同步数据采集系统设计
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第1章 绪论 | 第9-13页 |
| 1.1 课题背景及意义 | 第9页 |
| 1.2 国内外相关研究状况 | 第9-11页 |
| 1.2.1 USB技术 | 第9-10页 |
| 1.2.2 锁相技术 | 第10-11页 |
| 1.2.3 数据采集系统 | 第11页 |
| 1.3 本论文研究内容 | 第11-13页 |
| 第2章 USB通信协议和锁相环基础知识 | 第13-21页 |
| 2.1 引言 | 第13页 |
| 2.2 USB通信协议 | 第13-15页 |
| 2.2.1 USB设备逻辑结构 | 第13页 |
| 2.2.2 USB的配置、接口和端点 | 第13-14页 |
| 2.2.3 USB通信协议层 | 第14页 |
| 2.2.4 USB数据传输模式 | 第14-15页 |
| 2.3 锁相环设计基础 | 第15-19页 |
| 2.3.1 锁相环基本原理 | 第15-16页 |
| 2.3.2 基本环路方程 | 第16-18页 |
| 2.3.3 环路相位模型和基本方程 | 第18-19页 |
| 2.4 低频信号全数字锁相环设计要求 | 第19-20页 |
| 2.5 本章小结 | 第20-21页 |
| 第3章 全数字锁相环单元电路设计 | 第21-35页 |
| 3.1 引言 | 第21页 |
| 3.2 全数字锁相环设计 | 第21-22页 |
| 3.3 全数字锁相环电路设计与实现 | 第22-33页 |
| 3.3.1 usb_rx_phy模块 | 第22-26页 |
| 3.3.2 数字鉴相鉴频器模块 | 第26-29页 |
| 3.3.3 数字环路滤波器模块 | 第29-31页 |
| 3.3.4 数字压控振荡器模块 | 第31-32页 |
| 3.3.5 锁定检测电路模块 | 第32-33页 |
| 3.4 本章小结 | 第33-35页 |
| 第4章 同步数据采集系统设计 | 第35-60页 |
| 4.1 引言 | 第35页 |
| 4.2 系统总体方案设计 | 第35页 |
| 4.3 系统硬件设计 | 第35-42页 |
| 4.3.1 时钟电路设计 | 第36页 |
| 4.3.2 FPGA应用电路设计 | 第36-38页 |
| 4.3.3 CPU接口电路设计 | 第38-39页 |
| 4.3.4 电源电路设计 | 第39-40页 |
| 4.3.5 信号调理电路设计 | 第40-42页 |
| 4.4 系统软件设计 | 第42-59页 |
| 4.4.1 系统软件功能 | 第42-43页 |
| 4.4.2 USB固件开发 | 第43-49页 |
| 4.4.3 USB驱动和软件开发 | 第49-59页 |
| 4.5 本章小结 | 第59-60页 |
| 第5章 性能测试与分析 | 第60-72页 |
| 5.1 数字锁相环系统性能测试与分析 | 第60-68页 |
| 5.1.1 稳定性测试与分析 | 第60-64页 |
| 5.1.2 跟踪误差分析 | 第64页 |
| 5.1.3 比例和积分系数对系统稳定性的影响 | 第64-68页 |
| 5.2 数据采集设备时钟同步测试 | 第68-71页 |
| 5.3 本章小结 | 第71-72页 |
| 第6章 总结与展望 | 第72-73页 |
| 致谢 | 第73-74页 |
| 参考文献 | 第74-77页 |
| 作者在读期间发表的学术论文及参加的科研项目 | 第77-78页 |
| 附录A usb_rx_phy模块代码 | 第78-89页 |
| 附录B 数字压控振荡器模块代码 | 第89-91页 |
| 附录C ADC控制电路代码 | 第91-101页 |
