基于双核DSP的NAVTEX接收机设计与实现
| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第1章 绪论 | 第10-14页 |
| 1.1 课题研究背景 | 第10页 |
| 1.2 国内外发展现状 | 第10-12页 |
| 1.3 论文主要工作及章节安排 | 第12-14页 |
| 第2章 接收机原理与总体方案 | 第14-26页 |
| 2.1 NAVTEX接收机原理 | 第14-20页 |
| 2.1.1 NAVTEX系统特点 | 第14-15页 |
| 2.1.2 信号特点 | 第15-16页 |
| 2.1.3 播发方式 | 第16-19页 |
| 2.1.4 报文格式 | 第19-20页 |
| 2.2 接收机体系结构性能分析及总体框图 | 第20-22页 |
| 2.2.1 接收机功能与性能要求 | 第20-21页 |
| 2.2.2 接收机总体方案 | 第21-22页 |
| 2.3 模拟信号采集 | 第22-25页 |
| 2.3.1 Nyquist采样定理 | 第23-24页 |
| 2.3.2 带通采样定理 | 第24-25页 |
| 2.4 本章小结 | 第25-26页 |
| 第3章 射频接收硬件电路设计 | 第26-42页 |
| 3.1 硬件电路总体方案 | 第26-27页 |
| 3.2 前端模拟电路设计 | 第27-38页 |
| 3.2.1 带通滤波器设计 | 第27-30页 |
| 3.2.2 晶体滤波器 | 第30页 |
| 3.2.3 放大电路设计 | 第30-31页 |
| 3.2.4 混频电路 | 第31-33页 |
| 3.2.5 本振电路设计 | 第33-38页 |
| 3.3 自检模块设计 | 第38-39页 |
| 3.4 调理电路与AD转换 | 第39-40页 |
| 3.5 本章小结 | 第40-42页 |
| 第4章 信息处理模块设计 | 第42-54页 |
| 4.1 双核DSP处理器 | 第42-47页 |
| 4.2 存储器扩展电路 | 第47-49页 |
| 4.3 功能扩展电路 | 第49-52页 |
| 4.3.1 实时时钟电路 | 第49页 |
| 4.3.2 网络接口电路 | 第49-50页 |
| 4.3.3 I/O接口扩展电路 | 第50-51页 |
| 4.3.4 对外通信接口 | 第51-52页 |
| 4.4 LCD显示屏 | 第52-53页 |
| 4.5 本章小结 | 第53-54页 |
| 第5章 软件设计与系统调试 | 第54-80页 |
| 5.1 双核处理器系统软件总体方案设计 | 第54-55页 |
| 5.2 主函数设计 | 第55-63页 |
| 5.2.1 初始化程序设计 | 第56-58页 |
| 5.2.2 DDS程序设计 | 第58-59页 |
| 5.2.3 ADC采样控制 | 第59-60页 |
| 5.2.4 DMA配置 | 第60-62页 |
| 5.2.5 SD卡程序设计 | 第62-63页 |
| 5.3 FSK解调程序设计与仿真 | 第63-67页 |
| 5.3.1 带通采样定理验证 | 第63-64页 |
| 5.3.2 FSK软件解调程序设计 | 第64-67页 |
| 5.4 解码程序设计 | 第67-69页 |
| 5.5 报文显示模块设计 | 第69-71页 |
| 5.6 软硬件调试与分析 | 第71-78页 |
| 5.6.1 软件开发环境 | 第72页 |
| 5.6.2 本振与自检电路调试 | 第72-74页 |
| 5.6.3 混频电路调试 | 第74-75页 |
| 5.6.4 解调程序调试 | 第75-76页 |
| 5.6.5 显示界面调试 | 第76-77页 |
| 5.6.6 整机联调 | 第77-78页 |
| 5.7 本章小结 | 第78-80页 |
| 结论 | 第80-82页 |
| 参考文献 | 第82-86页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第86-88页 |
| 致谢 | 第88-90页 |
| 附录 | 第90页 |
