摘要 | 第1-5页 |
ABSTRACT | 第5-10页 |
第一章 绪论 | 第10-20页 |
·片上网络概述 | 第10-15页 |
·片上网络的发展需求 | 第10-11页 |
·片上网络的概念与基本结构 | 第11-15页 |
·片上网络的发展现状 | 第15-17页 |
·面向视觉信息处理系统的片上网络技术研究的意义 | 第17-18页 |
·本论文的内容安排和主要创新点 | 第18-19页 |
·本章小结 | 第19-20页 |
第二章 NoC应用系统设计流程 | 第20-30页 |
·NoC应用系统通用设计流程 | 第20-21页 |
·应用模型及任务图的建立 | 第21-23页 |
·应用模型的建立 | 第21页 |
·任务图的建立 | 第21-23页 |
·NoC系统架构描述 | 第23-26页 |
·网格式拓扑NoC架构 | 第23页 |
·Hermes NoC系统架构 | 第23-26页 |
·任务映射及路由分配规划 | 第26-27页 |
·任务映射及路径分配 | 第26-27页 |
·系统规划 | 第27页 |
·NoC设计的性能及功耗分析 | 第27-29页 |
·本章小结 | 第29-30页 |
第三章 基于延迟限制的分支界定任务映射算法(BBL) | 第30-57页 |
·NoC任务映射及其相关算法的发展 | 第30-32页 |
·NoC任务映射及其必要性 | 第30-31页 |
·应用于NoC的任务映射算法的发展 | 第31-32页 |
·应用于NoC的分支界定映射算法及其改进算法 | 第32-33页 |
·应用于NoC的分支界定算法 | 第32-33页 |
·基于分支界定算法的改进算法 | 第33页 |
·基于延迟限制的分支界定映射算法(BBL) | 第33-39页 |
·任务映射问题的描述 | 第34-35页 |
·BBL算法的描述 | 第35-39页 |
·延迟限制的定义 | 第39-45页 |
·传统的延迟限制定义 | 第39页 |
·新的延迟限制定义 | 第39-45页 |
·映射根节点的选择 | 第45-47页 |
·映射根节点选择的必要性 | 第45-46页 |
·基于单个FPGA映射的任务根节点选择 | 第46页 |
·基于多个FPGA映射的任务根节点选择 | 第46-47页 |
·实验及分析 | 第47-56页 |
·延迟限制定义的评估 | 第50-53页 |
·任务根节点选择的评估 | 第53-56页 |
·本章小结 | 第56-57页 |
第四章 基于FPGA的NoC任务分解及映射开发 | 第57-93页 |
·基于FPGA的NoC任务映射及拓扑结构开发的必要性 | 第57-58页 |
·基于FPGA的NoC任务分解及映射开发流程 | 第58-71页 |
·NoC任务并行化分解的原则 | 第60-63页 |
·NoC拓扑结构配置 | 第63页 |
·任务图描述 | 第63-67页 |
·任务映射算法 | 第67页 |
·基于FPGA的NoC硬件验证平台 | 第67-70页 |
·性能评估分析 | 第70-71页 |
·多应用NoC系统尺寸开发 | 第71-73页 |
·多应用NoC系统映射技术 | 第71-72页 |
·基于FPGA的多应用NoC系统尺寸开发流程 | 第72-73页 |
·实验及结果分析 | 第73-92页 |
·NoC任务并行化分解 | 第73-81页 |
·基于FPGA的NoC任务分解及映射开发流程 | 第81-90页 |
·基于FPGA的多应用NoC系统尺寸开发流程 | 第90-92页 |
·本章小结 | 第92-93页 |
第五章 视觉信息处理系统开发 | 第93-111页 |
·基于通用可重构处理器的视觉信息处理系统 | 第93-109页 |
·通用可重构处理器 | 第95-100页 |
·预处理子系统 | 第100页 |
·主处理子系统 | 第100-101页 |
·后处理子系统 | 第101-102页 |
·图像拼接融合中的多摄像头同步对焦技术 | 第102-109页 |
·基于NoC互连架构的视觉信息处理系统 | 第109-110页 |
·本章小结 | 第110-111页 |
第六章 总结与展望 | 第111-114页 |
·论文工作总结 | 第111-113页 |
·下一步工作的展望 | 第113-114页 |
参考文献 | 第114-124页 |
发表论文和参加科研情况说明 | 第124-128页 |
致谢 | 第128-129页 |