基于FPGA的DTS用高速数据采集系统的研究与实现
| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 第1章 绪论 | 第8-12页 |
| ·课题研究背景和意义 | 第8页 |
| ·国内外研究现状 | 第8-10页 |
| ·本文的章节安排 | 第10-11页 |
| ·本文的创新点与难点 | 第11-12页 |
| 第2章 DTS采集系统的技术研究 | 第12-24页 |
| ·DTS系统原理 | 第12-14页 |
| ·DTS采集系统研究方案 | 第14-23页 |
| ·采集系统的结构的设计 | 第14页 |
| ·采集系统关键技术对DTS系统的影响 | 第14-17页 |
| ·采集系统参数的确定 | 第17-19页 |
| ·FPGA芯片的选型与外围电路设计 | 第19-23页 |
| ·本章总结 | 第23-24页 |
| 第3章 高速同步数据采集的实现 | 第24-44页 |
| ·高速同步采集方案 | 第24-25页 |
| ·同步采集系统框图 | 第25页 |
| ·ADC电路的设计 | 第25-30页 |
| ·ADC芯片的选型 | 第25-26页 |
| ·ADC外围电路的设计 | 第26-30页 |
| ·模拟前端电路的设计 | 第30-34页 |
| ·衰减电路的设计 | 第30-32页 |
| ·差分电路的设计 | 第32-34页 |
| ·同步时钟逻辑设计与仿真 | 第34-40页 |
| ·双路同步时钟的设计 | 第34-35页 |
| ·双路时钟的IP核设计与仿真 | 第35-40页 |
| ·AD采集模块逻辑设计与仿真 | 第40-42页 |
| ·本章总结 | 第42-44页 |
| 第4章 数据累加FPGA的实现 | 第44-54页 |
| ·数据累加的方案 | 第44-46页 |
| ·存储器模块的设计 | 第46-49页 |
| ·存储器的选择 | 第46-47页 |
| ·块存储器IP核的配置 | 第47-49页 |
| ·累加模块逻辑设计与仿真 | 第49-52页 |
| ·累加模块的逻辑设计 | 第49-50页 |
| ·累加模块的时序仿真 | 第50-52页 |
| ·本章总结 | 第52-54页 |
| 第5章 PCI传输的实现 | 第54-72页 |
| ·PCI传输方案的设计 | 第54-55页 |
| ·PCI9054引脚的分组 | 第55-57页 |
| ·PCI9054寄存器的配置 | 第57-60页 |
| ·PCI9054的内部寄存器 | 第57-59页 |
| ·EEPROM配置 | 第59-60页 |
| ·PCI9054模式的配置 | 第60-62页 |
| ·PCI9054工作模式的配置 | 第60-61页 |
| ·PCI9054的传输模式的配置 | 第61-62页 |
| ·PCI传输模块的设计 | 第62-70页 |
| ·FIFO的设计与仿真 | 第62-65页 |
| ·PCI9054接口逻辑的实现与仿真 | 第65-68页 |
| ·PCI与上位机的DMA传输 | 第68-70页 |
| ·本章总结 | 第70-72页 |
| 第6章 采集系统的实现与调试 | 第72-82页 |
| ·DTS采集系统主要部分原理图 | 第72-75页 |
| ·采集系统的测试 | 第75-81页 |
| ·采集系统的误差测试 | 第75-77页 |
| ·PCI测试 | 第77-78页 |
| ·数据累加去噪测试 | 第78-79页 |
| ·同步采集测试 | 第79-80页 |
| ·采集系统对DTS测温测试 | 第80-81页 |
| ·本章总结 | 第81-82页 |
| 第7章 总结与展望 | 第82-84页 |
| ·总结 | 第82页 |
| ·展望 | 第82-84页 |
| 致谢 | 第84-86页 |
| 参考文献 | 第86-88页 |
