10G-NP芯片高速接口的设计与实现
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第1章 绪论 | 第7-10页 |
| ·课题背景简介 | 第7-8页 |
| ·研究现状 | 第8页 |
| ·本文主要研究内容和结构安排 | 第8-10页 |
| 第2章 以太网MAC 协议介绍 | 第10-19页 |
| ·MAC 层的功能简述 | 第10页 |
| ·MAC 帧格式 | 第10-12页 |
| ·MAC 功能详细介绍 | 第12-14页 |
| ·发送侧的情况 | 第13页 |
| ·接收侧的情况 | 第13-14页 |
| ·以太网流量控制 | 第14-18页 |
| ·半双工的控制策略 | 第14-15页 |
| ·全双工的流量控制 | 第15-17页 |
| ·MAC 控制层的结构 | 第15-16页 |
| ·MAC 控制帧 | 第16页 |
| ·PAUSE 帧内容 | 第16-17页 |
| ·流量控制的策略 | 第17-18页 |
| ·缓冲区阀值 | 第17-18页 |
| ·PAUSE 时间的选取 | 第18页 |
| ·对不可靠传递的对策 | 第18页 |
| ·本章小结 | 第18-19页 |
| 第3章 10G-NP 芯片的高速数据接口 | 第19-40页 |
| ·10G-NP 芯片 | 第19页 |
| ·10G-NP 芯片中的高速数据接口设计 | 第19-39页 |
| ·MAC 模块设计 | 第21-29页 |
| ·MAC 输入侧处理模块 | 第22-26页 |
| ·MAC 输出侧处理模块 | 第26-27页 |
| ·MAC 统计和配置模块 | 第27-29页 |
| ·输入接口设计 | 第29-34页 |
| ·限速模块设计 | 第29-32页 |
| ·包头提取模块 | 第32-33页 |
| ·切片制作子模块 | 第33-34页 |
| ·输出接口设计 | 第34-39页 |
| ·本章小结 | 第39-40页 |
| 第4章 10G-NP 芯片高速接口模块的仿真验证 | 第40-46页 |
| ·仿真验证的流程 | 第40-41页 |
| ·自动验证 | 第41页 |
| ·验证的完备性 | 第41-42页 |
| ·芯片高速接口模块测试平台设计 | 第42-43页 |
| ·MAC 模块的验证 | 第42-43页 |
| ·输入接口的验证 | 第43页 |
| ·输出接口的验证 | 第43页 |
| ·仿真验证结果 | 第43-44页 |
| ·本章小结 | 第44-46页 |
| 结论 | 第46-47页 |
| 参考文献 | 第47-51页 |
| 致谢 | 第51页 |
