| 致谢 | 第7-8页 |
| 摘要 | 第8-9页 |
| ABSTRACT | 第9页 |
| 第一章 绪论 | 第15-19页 |
| 1.1 课题背景 | 第15-16页 |
| 1.2 目前研究进展 | 第16-17页 |
| 1.3 研究内容以及章节安排 | 第17-19页 |
| 第二章 QCA简介 | 第19-35页 |
| 2.1 元胞 | 第19-21页 |
| 2.1.1 四量子点的元胞 | 第19-20页 |
| 2.1.2 五量子点的元胞 | 第20-21页 |
| 2.2 元胞之间的响应 | 第21-23页 |
| 2.3 时钟 | 第23-25页 |
| 2.3.1 时钟的第一阶段：switch | 第24页 |
| 2.3.2 时钟的第二阶段：hold | 第24页 |
| 2.3.3 时钟的第三阶段：release | 第24页 |
| 2.3.4 时钟的第四阶段：relax | 第24-25页 |
| 2.4 QCA电路设计的仿真软件 | 第25-26页 |
| 2.4.1 数字仿真引擎 | 第25页 |
| 2.4.2 非线性逼近仿真引擎 | 第25-26页 |
| 2.4.3 双稳态仿真引擎 | 第26页 |
| 2.4.4 仿真引擎的总结 | 第26页 |
| 2.5 QCA电路的基本单元 | 第26-32页 |
| 2.5.1 直线传输线 | 第26-27页 |
| 2.5.2 弯角传输线 | 第27-28页 |
| 2.5.3 扇出传输线 | 第28页 |
| 2.5.4 反相器 | 第28-29页 |
| 2.5.5 三输入择多门 | 第29-31页 |
| 2.5.6 五输入择多门 | 第31-32页 |
| 2.6 信息传递过程中的交叉 | 第32-34页 |
| 2.6.1 共面交连 | 第32-33页 |
| 2.6.2 异面交连 | 第33页 |
| 2.6.3 两种交联结构的比较 | 第33-34页 |
| 2.7 本章小结 | 第34-35页 |
| 第三章 QCA电路的时钟方案 | 第35-40页 |
| 3.1 一维时钟方案 | 第35-36页 |
| 3.2 二维时钟方案 | 第36-39页 |
| 3.2.1 普通二维时钟方案 | 第36-37页 |
| 3.2.2 改进型二维时钟方案 | 第37-39页 |
| 3.3 无规律时钟方案 | 第39页 |
| 3.4 本章小结 | 第39-40页 |
| 第四章 QCA电路的应用 | 第40-51页 |
| 4.1 组合逻辑电路 | 第40-45页 |
| 4.1.1 二进制转格雷码电路 | 第40-43页 |
| 4.1.2 多路数据选择器 | 第43-45页 |
| 4.2 时序逻辑电路 | 第45-50页 |
| 4.2.1 触发器 | 第45-47页 |
| 4.2.2 存储器 | 第47-50页 |
| 4.3 本章小结 | 第50-51页 |
| 第五章 基于改进五输入择多门QCA全加器设计以及应用 | 第51-67页 |
| 5.1 改进的五输入择多门 | 第51-52页 |
| 5.2 改进的五输入择多门构建全加器 | 第52-54页 |
| 5.3 全加器的稳定性 | 第54-58页 |
| 5.4 全加器的应用 | 第58-65页 |
| 5.4.1 加法器 | 第58-60页 |
| 5.4.2 乘法器 | 第60-65页 |
| 5.5 本章小结 | 第65-67页 |
| 第六章 总结与展望 | 第67-68页 |
| 6.1 本文总结 | 第67页 |
| 6.2 展望 | 第67-68页 |
| 参考文献 | 第68-72页 |
| 攻读硕士学位期间的学术活动及成果情况 | 第72页 |