| 摘要 | 第4-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-16页 |
| 1.1 智能I/O模块研制的背景和意义 | 第10-11页 |
| 1.2 I/O模块的发展及研究现状 | 第11-13页 |
| 1.2.1 母板式过程I/O | 第11页 |
| 1.2.2 非智能总线插件式I/O | 第11-12页 |
| 1.2.3 智能总线插件式I/O | 第12页 |
| 1.2.4 远程智能I/O | 第12-13页 |
| 1.3 研究目标、内容及拟解决的关键问题 | 第13-14页 |
| 1.4 论文组织结构 | 第14-16页 |
| 第二章 嵌入式智能I/O模块设计要求与基础 | 第16-24页 |
| 2.1 嵌入式智能I/O模块设计要求 | 第16-17页 |
| 2.1.1 实际控制系统介绍 | 第16页 |
| 2.1.2 智能I/O模块的功能要求 | 第16-17页 |
| 2.1.3 智能I/O模块的结构要求 | 第17页 |
| 2.2 智能I/O模块的总体设计方案 | 第17-18页 |
| 2.3 关于嵌入式模块与ARM单片机的介绍 | 第18-24页 |
| 2.3.1 嵌入式模块 | 第18-19页 |
| 2.3.2 CPCI总线 | 第19页 |
| 2.3.3 ARM单片机 | 第19-22页 |
| 2.3.4 AT91RM9200复位控制器 | 第22-24页 |
| 第三章 智能I/O的模块设计 | 第24-41页 |
| 3.1 电源设计 | 第25-26页 |
| 3.2 时钟设计 | 第26-27页 |
| 3.3 复位电路设计 | 第27页 |
| 3.4 随机存储器及其外围电路设计 | 第27-29页 |
| 3.4.1 SDRAM芯片选择 | 第28页 |
| 3.4.2 SDRAM接口电路设计 | 第28-29页 |
| 3.5 Flash及其外围电路设计 | 第29-32页 |
| 3.5.1 Flash芯片选择 | 第30页 |
| 3.5.2 Flash电路设计 | 第30-32页 |
| 3.6 以太网及其接口电路 | 第32-33页 |
| 3.7 串行接口电路设计 | 第33-35页 |
| 3.7.1 与控制对象通信的串口 | 第33-34页 |
| 3.7.2 调试串口 | 第34-35页 |
| 3.8 外部I/O接口 | 第35-41页 |
| 3.8.1 ARM与光耦的电压转换 | 第35页 |
| 3.8.2 开关量的输入控制 | 第35-37页 |
| 3.8.3 开关量的输出控制 | 第37-41页 |
| 第四章 智能I/O模块的功能实现设计 | 第41-54页 |
| 4.1 智能I/O的功能实现设计 | 第41-42页 |
| 4.2 程序入口与初始化函数 | 第42-43页 |
| 4.3 网络接收功能（Net Receive Task） | 第43-44页 |
| 4.4 IO网络发送功能（Net Send Task） | 第44-45页 |
| 4.5 I/O采集任务（Input Task） | 第45页 |
| 4.6 I/O输出任务（Out put Task） | 第45-49页 |
| 4.6.1 按位输出（Com_output_BIT） | 第47-48页 |
| 4.6.2 I/O输出有效（Out-port Set Bit） | 第48-49页 |
| 4.6.3 I/O输出无效（Out-port Cancel Bit） | 第49页 |
| 4.7 管理任务（Manager Task） | 第49-51页 |
| 4.8 智能I/O板程序灌装 | 第51-54页 |
| 4.8.1 程序灌装硬件连接 | 第51-52页 |
| 4.8.2 程序灌装步骤 | 第52-54页 |
| 第五章 智能I/O模块的调试与实验 | 第54-58页 |
| 5.1 智能I/O模块的调试环境 | 第54-55页 |
| 5.2 智能I/O模块的功能测试 | 第55-56页 |
| 5.3 智能I/O模块的试验 | 第56-58页 |
| 5.3.1 高低温试验 | 第56页 |
| 5.3.2 工作稳定性考核试验 | 第56-58页 |
| 第六章 总结与展望 | 第58-60页 |
| 6.1 研制工作总结 | 第58-59页 |
| 6.2 工作展望 | 第59-60页 |
| 参考文献 | 第60-63页 |
| 致谢 | 第63-64页 |
