| 摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 第一章 绪论 | 第10-14页 |
| ·课题背景及研究意义 | 第10-11页 |
| ·国内外PLC研究现状和发展趋势 | 第11-12页 |
| ·本文的主要工作 | 第12-14页 |
| 第二章 定时和计数控制模块结构及通信时序设计 | 第14-20页 |
| ·PLC系统FPGA部分结构及开发环境 | 第14-15页 |
| ·定时和计数控制模块的结构设计 | 第15-16页 |
| ·定时和计数控制模块的封装 | 第16-17页 |
| ·端口读写控制器结构及读写时序设计 | 第17-19页 |
| ·本章小结 | 第19-20页 |
| 第三章 定时器控制模块设计 | 第20-32页 |
| ·功能需求分析 | 第20页 |
| ·定时器控制模块的结构设计 | 第20-21页 |
| ·功能模块设计 | 第21-31页 |
| ·定时器地址映射存储器设计 | 第21-22页 |
| ·定时存储器设计 | 第22-24页 |
| ·1KHz脉冲生成器设计 | 第24页 |
| ·定时器指令执行器设计 | 第24-26页 |
| ·定时控制器设计 | 第26-29页 |
| ·定时结果上传控制器设计 | 第29-31页 |
| ·定时器控制模块的可重构设计 | 第31页 |
| ·本章小结 | 第31-32页 |
| 第四章 计数器控制模块设计 | 第32-39页 |
| ·功能需求分析 | 第32页 |
| ·计数器控制模块的结构设计 | 第32-33页 |
| ·功能模块的设计 | 第33-38页 |
| ·计数器地址映射存储器设计 | 第33-34页 |
| ·计数当前值存储器设计 | 第34-35页 |
| ·计数器指令执行器设计 | 第35-38页 |
| ·计数器控制模块的可重构设计 | 第38页 |
| ·本章小结 | 第38-39页 |
| 第五章 高速计数器控制模块设计 | 第39-52页 |
| ·功能需求分析 | 第39-40页 |
| ·高速计数器控制模块的结构设计 | 第40页 |
| ·功能模块的设计 | 第40-51页 |
| ·高速计数器指令执行器 | 第40-42页 |
| ·高速计数器地址映射存储器 | 第42-43页 |
| ·高速计数器控制器 | 第43-47页 |
| ·高速计数器上传控制器 | 第47-48页 |
| ·脉冲输入选择控制器 | 第48-51页 |
| ·本章小结 | 第51-52页 |
| 第六章 中央控制器与定时和计数控制模块通信协议设计 | 第52-60页 |
| ·通信数据格式设计 | 第52-59页 |
| ·全局复位指令 | 第53页 |
| ·局部复位指令 | 第53-54页 |
| ·初始化指令 | 第54页 |
| ·状态传送指令 | 第54-56页 |
| ·断电保存指令 | 第56页 |
| ·通电数据回传指令 | 第56-57页 |
| ·读取当前值指令 | 第57-58页 |
| ·定时结束/计数到信息 | 第58页 |
| ·定时/计数当前值信息 | 第58页 |
| ·断电保存信息 | 第58-59页 |
| ·本章小结 | 第59-60页 |
| 第七章 仿真与验证 | 第60-80页 |
| ·仿真与验证的方案设计 | 第60-61页 |
| ·芯片资源消耗及时序分析 | 第61-66页 |
| ·定时器控制模块的芯片资源消耗及时序分析 | 第61-62页 |
| ·计数器控制模块的芯片资源消耗及时序分析 | 第62-63页 |
| ·高速计数器控制模块的芯片资源消耗及时序分析 | 第63-64页 |
| ·总体芯片资源消耗及时序分析 | 第64-66页 |
| ·时序仿真测试 | 第66-73页 |
| ·定时器控制模块的时序仿真 | 第66-68页 |
| ·计数器控制模块的时序仿真 | 第68-70页 |
| ·高速计数器控制模块的时序仿真 | 第70-73页 |
| ·板级调试验证 | 第73-79页 |
| ·定时器控制模块的板级调试验证 | 第74-76页 |
| ·计数器控制模块的板级调试验证 | 第76-77页 |
| ·高速计数器控制模块的板级调试验证 | 第77-79页 |
| ·本章小结 | 第79-80页 |
| 第八章 总结 | 第80-81页 |
| 参考文献 | 第81-83页 |
| 附录 | 第83-88页 |
| 发表论文与参加科研情况说明 | 第88-89页 |
| 致谢 | 第89页 |