| 致谢 | 第1-6页 |
| 中文摘要 | 第6-7页 |
| ABSTRACT | 第7-12页 |
| 1 绪论 | 第12-20页 |
| ·ETCS介绍 | 第12-14页 |
| ·ETCS概述 | 第12-13页 |
| ·ETCS应用等级划分 | 第13-14页 |
| ·CTCS介绍 | 第14-16页 |
| ·CTCS的系统结构和基本功能 | 第14页 |
| ·CTCS应用等级划分 | 第14-16页 |
| ·国外其它主要列车运行控制系统 | 第16页 |
| ·论文的选题意义 | 第16-18页 |
| ·论文主要结构 | 第18-20页 |
| 2 应答器编码原理 | 第20-29页 |
| ·应答器的结构和工作原理 | 第20-23页 |
| ·应答器的工作原理及分类 | 第20页 |
| ·应答器的接口及特点 | 第20-23页 |
| ·应答器传输报文编码策略 | 第23-28页 |
| ·应答器用户数据的形成 | 第23页 |
| ·应答器编码策略的报文格式 | 第23-24页 |
| ·应答器编码策略的算法原理 | 第24-28页 |
| ·应答器编码策略的特点 | 第28页 |
| ·本章小结 | 第28-29页 |
| 3 应答器报文模拟发送器的结构方案 | 第29-44页 |
| ·报文模拟发送器的系统结构 | 第29-31页 |
| ·应答器编码软件设计平台介绍 | 第31-34页 |
| ·Visual C++ 6.0环境及MSComm串口控件简介 | 第31-32页 |
| ·UDP协议简介 | 第32-34页 |
| ·ARM嵌入式模块设计平台介绍 | 第34-37页 |
| ·LPC2220芯片简介 | 第34-36页 |
| ·嵌入式实时操作系统μC/OSⅡ简介 | 第36-37页 |
| ·ADS1.2集成开发环境简介 | 第37页 |
| ·FPGA模块设计平台介绍 | 第37-43页 |
| ·现场可编程门阵列FPGA简介 | 第37-38页 |
| ·FPGA设计流程 | 第38-41页 |
| ·VHDL硬件描述语言介绍 | 第41-42页 |
| ·Max+plus Ⅱ开发环境简介 | 第42-43页 |
| ·本章小结 | 第43-44页 |
| 4 应答器报文模拟发送器的实现与结果分析 | 第44-73页 |
| ·应答器报文编码软件的实现与结果分析 | 第44-49页 |
| ·RS-232串口通信的实现 | 第44-45页 |
| ·以太网UDP通信的实现 | 第45-47页 |
| ·应答器编码策略算法的实现 | 第47-48页 |
| ·应答器报文编码软件的设计结果分析 | 第48-49页 |
| ·嵌入式模块通信的设计实现与结果分析 | 第49-57页 |
| ·串口通信的设计实现 | 第49-51页 |
| ·以太网通信的设计实现 | 第51-53页 |
| ·串口及以太网通信的结果分析 | 第53-57页 |
| ·FPGA模块的设计实现与仿真结果分析 | 第57-72页 |
| ·FPGA模块的总体结构 | 第57-59页 |
| ·FSK的载频与基频信号的产生 | 第59-61页 |
| ·分频器仿真结果分析 | 第61-63页 |
| ·地址输出模块的实现 | 第63-64页 |
| ·地址输出模块仿真结果分析 | 第64-65页 |
| ·并行-串行转换模块的实现 | 第65-66页 |
| ·并行-串行转换模块仿真结果分析 | 第66-67页 |
| ·开关控制器与信号相加器的实现 | 第67-68页 |
| ·开关控制器与信号相加器的仿真结果分析 | 第68-69页 |
| ·FPGA整体模块的仿真结果分析 | 第69-71页 |
| ·FPGA模块资源消耗分析 | 第71-72页 |
| ·本章小结 | 第72-73页 |
| 5 总结与展望 | 第73-75页 |
| ·设计总结 | 第73页 |
| ·后续展望 | 第73-75页 |
| 参考文献 | 第75-77页 |
| 图索引 | 第77-79页 |
| 作者简历 | 第79-81页 |
| 学位论文数据集 | 第81页 |