| 摘要 | 第1-4页 |
| ABSTRACT | 第4-10页 |
| 1 绪论 | 第10-15页 |
| ·PID 自整定技术概述 | 第10页 |
| ·PID 自整定国内外研究现状 | 第10-11页 |
| ·PID 自整定的发展趋势 | 第11-12页 |
| ·PID 自整定在DCS 中的应用情况 | 第12-13页 |
| ·课题的目的与意义 | 第13-14页 |
| ·本论文的结构安排 | 第14-15页 |
| 2 遗传神经网络对PID 参数的优化 | 第15-40页 |
| ·PID 理论概述 | 第15-18页 |
| ·传统PID 算法及特点 | 第15-17页 |
| ·传统PID 算法的简单改进 | 第17-18页 |
| ·GA 算法与PID 整定 | 第18-24页 |
| ·GA 基础知识 | 第18-22页 |
| ·GA 算法与 PID 参数 | 第22-24页 |
| ·BP 神经网络与PID 整定 | 第24-33页 |
| ·NN 基础知识 | 第24-27页 |
| ·BP 神经网络 | 第27-30页 |
| ·BP 神经网络对 PID 的整定 | 第30-33页 |
| ·用GA 优化的BPNN 整定PID 参数 | 第33-39页 |
| ·与神经网络分段结合 | 第34页 |
| ·优化神经网络结构 | 第34-35页 |
| ·优化神经网络权值 | 第35页 |
| ·优化学习算法 | 第35页 |
| ·GA 在BP 神经网络中的应用 | 第35-36页 |
| ·用GA 优化BPNN 整定PID 参数 | 第36-39页 |
| ·本章小结 | 第39-40页 |
| 3 程序设计与仿真 | 第40-49页 |
| ·仿真环境 | 第40-41页 |
| ·程序的设计 | 第41-42页 |
| ·常规PID 控制器的结构设计 | 第41-42页 |
| ·BP 神经网络PID 控制器程序的设计 | 第42页 |
| ·遗传算法的PID 控制器程序的设计 | 第42页 |
| ·GA 优化BPNN 的PID 控制器程序的设计 | 第42页 |
| ·系统仿真 | 第42-46页 |
| ·常规PID 控制系统的仿真结果 | 第43页 |
| ·BP 神经网络 PID 控制系统的仿真结果 | 第43-44页 |
| ·遗传算法PID 控制系统的仿真结果 | 第44-45页 |
| ·GA 优化BPNN 的PID 控制系统的仿真结果 | 第45-46页 |
| ·结果分析 | 第46-48页 |
| ·本章小结 | 第48-49页 |
| 4 控制算法的实验研究 | 第49-62页 |
| ·实验系统设计要求 | 第49页 |
| ·总体设计 | 第49-50页 |
| ·硬件选型及设计 | 第50-56页 |
| ·主控制块的选用及设计 | 第50-53页 |
| ·单片机的选用 | 第50页 |
| ·C8051F005 简介 | 第50-51页 |
| ·复位电路 | 第51-52页 |
| ·时钟电路 | 第52页 |
| ·基准电压电路 | 第52页 |
| ·电源电路 | 第52-53页 |
| ·输入通道 | 第53页 |
| ·输出通道 | 第53-54页 |
| ·串行通信接口电路 | 第54-55页 |
| ·电路设计 | 第54-55页 |
| ·RS-232 简介 | 第55页 |
| ·硬件抗干扰措施 | 第55-56页 |
| ·软件设计 | 第56-60页 |
| ·上位机软件的总体设计 | 第56页 |
| ·上位机与下位机的通信 | 第56-59页 |
| ·控制算法的实现 | 第59-60页 |
| ·实验结果及分析 | 第60-61页 |
| ·本章小结 | 第61-62页 |
| 5 结论 | 第62-63页 |
| ·总结 | 第62页 |
| ·后期工作展望 | 第62-63页 |
| 致谢 | 第63-64页 |
| 参考文献 | 第64-67页 |
| 附录 | 第67-85页 |
| 附录 1 攻读硕士学位期间发表的论文 | 第67-68页 |
| 附录 2 上位机 GABPNNPID 算法程序主体部分 | 第68-79页 |
| 附录 3 上位机通信程序主体部分 | 第79-84页 |
| 附录 4 实验装置图 | 第84-85页 |
| 附录 5 控制器原理图 | 第85页 |