基于最小项保护的IC伪装技术研究
| 摘要 | 第4-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第10-17页 |
| 1.1 研究背景和意义 | 第10-11页 |
| 1.2 研究现状 | 第11-14页 |
| 1.3 主要研究工作 | 第14-15页 |
| 1.4 本文组织结构 | 第15-17页 |
| 第2章 IC伪装技术分析 | 第17-24页 |
| 2.1 IC伪装原理及技术 | 第17-21页 |
| 2.1.1 伪装原理 | 第17-19页 |
| 2.1.2 伪装技术 | 第19-21页 |
| 2.2 基于SAT攻击技术及抵御原理分析 | 第21-23页 |
| 2.2.1 基于SAT的攻击 | 第21-22页 |
| 2.2.2 抵御原理分析 | 第22-23页 |
| 2.3 小结 | 第23-24页 |
| 第3章 基于最小项保护的IC伪装技术安全性分析 | 第24-40页 |
| 3.1 伪装原理及可行性分析 | 第24-30页 |
| 3.1.1 伪装原理 | 第24-27页 |
| 3.1.2 可行性分析 | 第27-30页 |
| 3.2 最小项扰动技术 | 第30-34页 |
| 3.2.1 最小项扰动原理 | 第30-31页 |
| 3.2.2 最小项扰动的计算 | 第31-33页 |
| 3.2.3 扰动最小项的算法 | 第33-34页 |
| 3.3 针对最小项保护伪装电路的攻击技术 | 第34-36页 |
| 3.3.1 攻击方法分析 | 第34-35页 |
| 3.3.2 攻击算法流程 | 第35-36页 |
| 3.4 实验结果及分析 | 第36-38页 |
| 3.4.1 实验结果 | 第36-38页 |
| 3.4.2 缺陷分析 | 第38页 |
| 3.5 小结 | 第38-40页 |
| 第4章 最小项保护伪装技术的优化与设计 | 第40-53页 |
| 4.1 缺陷分析 | 第40-43页 |
| 4.1.1 伪装模块结构性问题 | 第41页 |
| 4.1.2 输出扰动问题 | 第41-42页 |
| 4.1.3 扰动模块安全性问题 | 第42页 |
| 4.1.4 伪装单元功能问题 | 第42页 |
| 4.1.5 关键输入向量问题 | 第42-43页 |
| 4.2 改进的最小项保护伪装技术 | 第43-48页 |
| 4.2.1 伪装模块优化技术 | 第44-46页 |
| 4.2.2 扰动模块优化技术 | 第46-47页 |
| 4.2.3 优化技术结合 | 第47-48页 |
| 4.3 实验结果分析 | 第48-51页 |
| 4.3.1 实验设计 | 第48-49页 |
| 4.3.2 结果分析 | 第49-51页 |
| 4.4 小结 | 第51-53页 |
| 第5章 总结和展望 | 第53-56页 |
| 5.1 总结 | 第53-54页 |
| 5.2 展望 | 第54-56页 |
| 参考文献 | 第56-60页 |
| 致谢 | 第60-61页 |
| 攻读硕士学位期间工作 | 第61页 |
