首页--工业技术论文--无线电电子学、电信技术论文--微电子学、集成电路(IC)论文--大规模集成电路、超大规模集成电路论文

基于片上网络的众核高速缓存一致性研究

致谢第7-8页
摘要第8-9页
abstract第9页
第1章 绪论第15-19页
    1.1 研究意义第15页
    1.2 国内外研究现状第15-17页
        1.2.1 片上网络研究现状第15-16页
        1.2.2 多核数据一致性研究现状第16-17页
    1.3 论文主要内容及结构安排第17-19页
第2章 片上网络及多核一致性第19-28页
    2.1 片上网络第19-25页
        2.1.1 基本构成第19-20页
        2.1.2 拓扑结构第20-21页
        2.1.3 交换技术第21-22页
        2.1.4 路由算法第22-23页
        2.1.5 平台概述第23-25页
    2.2 多核一致性第25-27页
        2.2.1 不一致性产生原因及策略第25-26页
        2.2.2 总线监听协议第26页
        2.2.3 基于目录的协议第26-27页
    2.3 本章小结第27-28页
第3章 双层架构的混合一致性第28-46页
    3.1 引言第28-30页
    3.2 整体架构第30-38页
        3.2.1 数据读写控制模块第31-33页
        3.2.2 分类模块第33-35页
        3.2.3 目录维护模块第35-36页
        3.2.4 写无效模块第36-37页
        3.2.5 本地读写网络模块第37-38页
    3.3 功能验证第38-42页
        3.3.1 基于总线的多核数据一致性第38-40页
        3.3.2 基于目录的多核数据一致性第40-41页
        3.3.3 基于总线和基于目录的多核数据一致性第41-42页
    3.4 仿真分析第42-45页
    3.5 本章小结第45-46页
第4章 改进的双层架构混合一致性第46-57页
    4.1 前言第46页
    4.2 分块传输的功能第46-51页
        4.2.1 分块传输第47-48页
        4.2.2 分块设计第48-49页
        4.2.3 分块功能实现第49-50页
        4.2.4 仿真分析第50-51页
    4.3 全局数据与局部数据结合第51-56页
        4.3.1 全局与局部方案设计第51-52页
        4.3.2 实现全局与局部方案第52-54页
        4.3.3 仿真分析第54-56页
    4.4 本章小结第56-57页
第5章 总结与展望第57-59页
    5.1 总结第57页
    5.2 展望第57-59页
参考文献第59-63页
攻读硕士学位期间的学术活动及成果情况第63-64页

论文共64页,点击 下载论文
上一篇:低死区复合结构壳型电极硅探测器的电学性能研究
下一篇:一种应用于∑-△ADC的低功耗数字抽取滤波器设计