| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第10-15页 |
| 1.1 研究背景 | 第10页 |
| 1.2 国内外研究现状 | 第10-13页 |
| 1.3 研究意义 | 第13-14页 |
| 1.4 论文组织结构 | 第14-15页 |
| 第2章 ∑-△ADC的基本原理和架构 | 第15-34页 |
| 2.1 ADC的基本原理 | 第15-17页 |
| 2.2 ADC的性能指标参数 | 第17-20页 |
| 2.2.1 静态指标 | 第17-18页 |
| 2.2.2 动态指标 | 第18-20页 |
| 2.3 E-△ADC的基本原理 | 第20-25页 |
| 2.3.1 ∑-△调制理论 | 第20-21页 |
| 2.3.2 数字滤波理论 | 第21-25页 |
| 2.4 ∑-A ADC的基本架构 | 第25-33页 |
| 2.4.1 ∑-△调制器的一般架构 | 第25页 |
| 2.4.2 数字抽取滤波器的一般架构 | 第25-33页 |
| 2.5 本章小结 | 第33-34页 |
| 第3章 数字抽取滤波器的系统级设计 | 第34-51页 |
| 3.1 设计指标 | 第34-35页 |
| 3.2 数字抽取滤波器的架构选取 | 第35-36页 |
| 3.3 数字抽取滤波器的Simulink建模 | 第36-43页 |
| 3.3.1 CIC滤波器设计 | 第38-39页 |
| 3.3.2 CFIR滤波器设计 | 第39-40页 |
| 3.3.3 HB滤波器设计 | 第40-41页 |
| 3.3.4 Simulink 仿真 | 第41-43页 |
| 3.4 数字抽取滤波器的结构优化 | 第43-49页 |
| 3.4.1 改进型Hogenauer结构CIC滤波器 | 第43-44页 |
| 3.4.2 运用奇偶优化法技术CFIR滤波器和HB滤波器 | 第44-49页 |
| 3.4.3 改进结构的Simulink仿真 | 第49页 |
| 3.5 Simulink建模和仿真时需要注意的几个问题 | 第49-50页 |
| 3.5.1 相干采样问题 | 第49-50页 |
| 3.5.2 数据区间选择问题 | 第50页 |
| 3.6 本章小结 | 第50-51页 |
| 第4章 数字抽取滤波器的RTL级电路设计 | 第51-72页 |
| 4.1 采用的算法技术 | 第51-58页 |
| 4.1.1 CSD编码 | 第51-52页 |
| 4.1.2 乘法实现 | 第52页 |
| 4.1.3 字长处理 | 第52-54页 |
| 4.1.4 误差校准 | 第54-56页 |
| 4.1.5 精简除法器 | 第56-58页 |
| 4.2 RTL级电路设计 | 第58-68页 |
| 4.2.1 复位模块设计 | 第59-60页 |
| 4.2.2 时钟模块设计 | 第60页 |
| 4.2.3 CIC滤波器模块设计 | 第60-61页 |
| 4.2.4 CFIR滤波器和HB滤波器模块设计 | 第61-62页 |
| 4.2.5 数据准备就绪模块设计 | 第62-63页 |
| 4.2.6 误差校准模块设计 | 第63-64页 |
| 4.2.7 串行外设接口模块设计 | 第64-66页 |
| 4.2.8 双向端口逻辑设计 | 第66-67页 |
| 4.2.9 数字抽取滤波器顶层设计 | 第67-68页 |
| 4.3 ModelSim仿真与MATLAB 分析 | 第68-71页 |
| 4.4 本章小结 | 第71-72页 |
| 第5章 数字抽取滤波器的板级验证和后端设计 | 第72-83页 |
| 5.1 FPGA板级验证 | 第72-75页 |
| 5.1.1 板级验证的必要性 | 第72页 |
| 5.1.2 板级验证的过程和结果分析 | 第72-75页 |
| 5.2 数字抽取滤波器的后端设计 | 第75-78页 |
| 5.2.1 数字ASIC设计流程 | 第75-77页 |
| 5.2.2 后端设计 | 第77-78页 |
| 5.3 后仿真及MATLAB分析 | 第78-79页 |
| 5.4 线性度分析 | 第79-82页 |
| 5.5 流片测试 | 第82页 |
| 5.6 本章小结 | 第82-83页 |
| 第6章 总结与展望 | 第83-85页 |
| 6.1 总结 | 第83页 |
| 6.2 展望 | 第83-85页 |
| 参考文献 | 第85-91页 |
| 致谢 | 第91-92页 |
| 个人简历 | 第92-93页 |
| 在校期间发表的学术论文及研究成果 | 第93-94页 |
| 附录A 多相分解的Verilog核心代码 | 第94-95页 |
| 附录B 双向端口通信的Verilog核心代码 | 第95页 |
