基于CPLD的环形磁通门式电子罗盘设计
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第1章 绪论 | 第10-14页 |
| 1.1 课题研究背景和选题意义 | 第10-11页 |
| 1.2 国内外电子罗盘的研究现状 | 第11-12页 |
| 1.3 本课题的研究目标 | 第12-14页 |
| 第2章 磁通门式传感器分类及工作原理 | 第14-27页 |
| 2.1 磁通门式传感器的分类 | 第14-16页 |
| 2.1.1 平行型磁通门传感器 | 第14-16页 |
| 2.1.2 正交型磁通门传感器 | 第16页 |
| 2.1.3 混合型磁通门传感器 | 第16页 |
| 2.2 环形磁通门传感器的工作原理 | 第16-21页 |
| 2.3 环形磁通门传感器的工程计算 | 第21-25页 |
| 2.4 本章小结 | 第25-27页 |
| 第3章 环形磁通门传感器的设计和制备 | 第27-35页 |
| 3.1 环形磁通门传感器的设计要点 | 第27-28页 |
| 3.2 传感器磁芯材料的选取 | 第28-29页 |
| 3.3 传感器磁芯骨架及骨架支撑架设计 | 第29-30页 |
| 3.3.1 传感器磁芯骨架的设计 | 第29-30页 |
| 3.3.2 传感器骨架支撑架设计 | 第30页 |
| 3.4 传感器绕线筒及其腔体的设计 | 第30-31页 |
| 3.5 传感器封装盖 | 第31页 |
| 3.6 传感器线圈的设计 | 第31-33页 |
| 3.6.1 激励线圈的设计 | 第31-32页 |
| 3.6.2 感应线圈的设计 | 第32-33页 |
| 3.7 阻尼液的选取 | 第33页 |
| 3.8 本章小结 | 第33-35页 |
| 第4章 电子罗盘的硬件电路设计 | 第35-46页 |
| 4.1 电子罗盘的整体系统方案 | 第35-36页 |
| 4.2 核心处理器模块的电路设计 | 第36-38页 |
| 4.2.1 处理器芯片的选择 | 第36-37页 |
| 4.2.2 处理器模块时钟电路 | 第37页 |
| 4.2.3 处理器模块复位电路 | 第37页 |
| 4.2.4 JTAG接口电路设计 | 第37-38页 |
| 4.3 磁通门传感器驱动电路设计 | 第38-39页 |
| 4.3.1 供电电路设计 | 第38-39页 |
| 4.3.2 激励信号功率放大电路设计 | 第39页 |
| 4.4 磁通门传感器感应信号提取电路设计 | 第39-44页 |
| 4.4.1 移相电路设计 | 第40-41页 |
| 4.4.2 感应信号求和电路 | 第41-42页 |
| 4.4.3 放大滤波电路 | 第42-44页 |
| 4.5 整形电路 | 第44-45页 |
| 4.6 外部显示电路 | 第45页 |
| 4.7 本章小结 | 第45-46页 |
| 第5章 电子罗盘系统的软件编程与仿真 | 第46-53页 |
| 5.1 编程设计的模块介绍 | 第46-48页 |
| 5.2 CPLD的软件编程与仿真 | 第48-52页 |
| 5.2.1 数字分频器的设计 | 第48-50页 |
| 5.2.2 数字鉴相器及高速脉冲填充的设计 | 第50-51页 |
| 5.2.3 码制转换的软件编程与仿真 | 第51-52页 |
| 5.2.4 外部显示的软件编程与仿真 | 第52页 |
| 5.3 本章小结 | 第52-53页 |
| 第6章 系统调试与实验结果分析 | 第53-60页 |
| 6.1 传感器的驱动电路调试 | 第53-55页 |
| 6.1.1 激励电路的调试 | 第53页 |
| 6.1.2 功率放大电路的调试 | 第53-55页 |
| 6.2 信号提取电路的调试 | 第55-56页 |
| 6.2.1 放大滤波电路的调试 | 第55-56页 |
| 6.2.2 移相求和电路的调试 | 第56页 |
| 6.3 系统联合调试 | 第56页 |
| 6.4 电子罗盘的性能测试实验 | 第56-58页 |
| 6.5 电子罗盘的误差分析及应对措施 | 第58-59页 |
| 6.6 本章小结 | 第59-60页 |
| 结论 | 第60-62页 |
| 参考文献 | 第62-65页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第65-66页 |
| 致谢 | 第66-67页 |
| 附录 | 第67页 |
