基于CMOS工艺的带隙基准源设计
| 中文摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-15页 |
| 1.1 基准源的研究背景和意义 | 第8-10页 |
| 1.2 基准源的发展现状及趋势 | 第10-14页 |
| 1.3 本文的主要工作和论文体系结构 | 第14-15页 |
| 第2章 基准源的原理分析 | 第15-28页 |
| 2.1 基准源的基本原理 | 第15-19页 |
| 2.1.1 正温度系数的产生原理 | 第16-17页 |
| 2.1.2 负温度系数的产生原理 | 第17-19页 |
| 2.2 基准源的参数指标 | 第19-20页 |
| 2.3 基准源的电路结构 | 第20-22页 |
| 2.4 运放失调电压对基准源影响 | 第22-23页 |
| 2.4.1 失调电压的概述 | 第22页 |
| 2.4.2 考虑失调的基准源分析 | 第22-23页 |
| 2.4.3 减小失调电压对基准电压影响的方法 | 第23页 |
| 2.5 带隙基准源中的运算放大器 | 第23-25页 |
| 2.5.1 运算放大器的主要性能参数 | 第23-24页 |
| 2.5.2 减小失调电压对基准电压影响的方法 | 第24-25页 |
| 2.6 基准源的其它实现方式 | 第25-27页 |
| 2.7 本章小结 | 第27-28页 |
| 第3章 带隙基准源电路的设计与仿真 | 第28-43页 |
| 3.1 基准电路的设计 | 第28-33页 |
| 3.1.1 基准源主体电路结构 | 第28-29页 |
| 3.1.2 运算放大器的结构设计 | 第29-31页 |
| 3.1.3 启动电路的基本结构 | 第31-32页 |
| 3.1.4 基准源完整电路 | 第32-33页 |
| 3.2 基准源中运放仿真 | 第33-38页 |
| 3.2.1 运放增益的仿真 | 第33-34页 |
| 3.2.2 运放共模抑制比的仿真 | 第34-35页 |
| 3.2.3 运放噪声的仿真 | 第35-36页 |
| 3.2.4 运放相位裕度的仿真 | 第36-38页 |
| 3.3 基准源电路的仿真 | 第38-41页 |
| 3.3.1 基准源随电源电压可波动范围仿真 | 第38页 |
| 3.3.2 基准源温度系数仿真 | 第38-40页 |
| 3.3.3 基准源电源抑制比仿真 | 第40页 |
| 3.3.4 基准源功耗仿真 | 第40-41页 |
| 3.4 本章小结 | 第41-43页 |
| 第4章 带隙基准源的版图设计 | 第43-47页 |
| 4.1 集成电路版图设计概述 | 第43页 |
| 4.2 常用模块版图画法 | 第43-45页 |
| 4.3 带隙基准源的版图设计 | 第45-46页 |
| 4.4 本章小结 | 第46-47页 |
| 结论 | 第47-48页 |
| 参考文献 | 第48-53页 |
| 致谢 | 第53页 |
