| 摘要 | 第1-5页 |
| Abstract | 第5-6页 |
| 引言 | 第6-8页 |
| 第一章 铜和低介电常数材料互联的工艺和可靠性问题简介 | 第8-16页 |
| 第一节 铜和低介电常数材料集成工艺简介 | 第9-12页 |
| 第二节 铜和低介电常数材料集成的可靠性问题简介 | 第12-16页 |
| 第二章 65nm金属沟槽刻蚀工艺存在问题的分析 | 第16-25页 |
| 第一节 反应离子刻蚀延迟效应(RIE LAG) | 第16-21页 |
| 第二节 TDDB可靠性问题 | 第21-25页 |
| 第三章 新金属沟槽刻蚀工艺的研发 | 第25-41页 |
| 第一节 通孔电阻的调节 | 第27-31页 |
| 第二节 Trench形状的调整 | 第31-37页 |
| 第三节 异常放电(Arcing)问题的研究和解决 | 第37-41页 |
| 第四章 新工艺TDDB寿命的改进 | 第41-49页 |
| 第一节 纯导线结构TDDB的改进 | 第42-46页 |
| 第二节 通孔与通孔间TDDB的改进 | 第46-49页 |
| 第五章 新工艺的最终测试结果与总结 | 第49-55页 |
| 第一节 可靠性测试结果 | 第49-52页 |
| 第二节 工艺窗口确认 | 第52-53页 |
| 第三节 与旧工艺的对比实验 | 第53-55页 |
| 总结 | 第55-57页 |
| 参考文献 | 第57-59页 |
| 致谢 | 第59-60页 |