| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-19页 |
| 1.1 研究背景与意义 | 第15-16页 |
| 1.2 片上ESD防护的国内外研究现状 | 第16-17页 |
| 1.3 本论文的研究工作及章节安排 | 第17-19页 |
| 第二章 静电放电的模式及工业测试标准 | 第19-27页 |
| 2.1 人体放电模式 | 第19-20页 |
| 2.2 静电放电的测试 | 第20-27页 |
| 2.2.1 静电放电测试组合 | 第20-23页 |
| 2.2.2 传输线脉冲(TLP)测试 | 第23-24页 |
| 2.2.3 静电放电的测试方式和失效判断 | 第24-27页 |
| 第三章 静电放电防护设计的基本理论 | 第27-45页 |
| 3.1 ESD设计窗口 | 第27页 |
| 3.2 ESD防护器件的选用 | 第27-36页 |
| 3.2.1 二极管 | 第28-31页 |
| 3.2.2 基本GGNMOS结构 | 第31-32页 |
| 3.2.3 GGNMOS工艺上的一些改进 | 第32-34页 |
| 3.2.4 SCR(Silicion Controlled Rectifier) | 第34-36页 |
| 3.3 输入级的ESD保护方案 | 第36-38页 |
| 3.3.1 基于双二极管的保护电路 | 第37-38页 |
| 3.4 输出级的ESD保护方案 | 第38-40页 |
| 3.4.1 基于PAD的输出保护 | 第38-40页 |
| 3.5 电源钳位 | 第40-42页 |
| 3.5.1 NMOS电源钳位 | 第40页 |
| 3.5.2 瞬态钳位 | 第40-42页 |
| 3.6 全芯片ESD保护电路的设计概念 | 第42-45页 |
| 第四章 SRAM的ESD防护电路设计 | 第45-73页 |
| 4.1 钳位电路的设计 | 第45-51页 |
| 4.2 RC电路的仿真 | 第51-55页 |
| 4.2.1 钳位电压的仿真 | 第51-52页 |
| 4.2.2 电源正常上电的仿真 | 第52-54页 |
| 4.2.3 电源噪声仿真 | 第54-55页 |
| 4.3 ESD放电路径的设计 | 第55-62页 |
| 4.3.1 I/O对VDD注入正的ESD脉冲 | 第56-57页 |
| 4.3.2 I/O对VDD注入负的ESD脉冲 | 第57页 |
| 4.3.3 I/O对VDDQ注入正的ESD脉冲 | 第57页 |
| 4.3.4 I/O对VDDQ注入负的ESD脉冲 | 第57-58页 |
| 4.3.5 I/O对VSSD注入正的ESD脉冲 | 第58页 |
| 4.3.6 I/O对VSSD注入负的ESD脉冲 | 第58-59页 |
| 4.3.7 VDD对VSSD注入正的ESD脉冲 | 第59页 |
| 4.3.8 VDD对VSSD注入负的ESD脉冲 | 第59-60页 |
| 4.3.9 VDDQ对VSSD注入正的ESD脉冲 | 第60页 |
| 4.3.10 VDDQ对VSSD注入负的ESD脉冲 | 第60-61页 |
| 4.3.11 I/O对I/O注入正的ESD脉冲 | 第61页 |
| 4.3.12 I/O对I/O注入负的ESD脉冲 | 第61-62页 |
| 4.4 放电环路的设计 | 第62-66页 |
| 4.5 ESD版图的设计与优化 | 第66-68页 |
| 4.6 测试方案及结果 | 第68-73页 |
| 4.6.1 ESD测试方案 | 第68页 |
| 4.6.2 测试结果 | 第68-73页 |
| 第五章 总结与展望 | 第73-75页 |
| 5.1 总结 | 第73-74页 |
| 5.2 展望 | 第74-75页 |
| 参考文献 | 第75-79页 |
| 致谢 | 第79-81页 |
| 作者简介 | 第81-82页 |