| 摘要 | 第6-7页 |
| abstract | 第7-8页 |
| 第一章 绪论 | 第13-18页 |
| 1.1 集成电路发展背景 | 第14页 |
| 1.2 课题研究的意义 | 第14-16页 |
| 1.3 国内外研究现状 | 第16页 |
| 1.4 论文的主要研究内容和结构 | 第16-18页 |
| 第二章 SOC测试技术简介 | 第18-23页 |
| 2.1 测试的原理 | 第18-19页 |
| 2.2 测试的分类 | 第19-20页 |
| 2.2.1 测试集紧缩技术 | 第19页 |
| 2.2.2 内建自测试技术 | 第19-20页 |
| 2.2.3 外建自测试技术 | 第20页 |
| 2.3 测试面临的挑战 | 第20-22页 |
| 2.4 本章小结 | 第22-23页 |
| 第三章 测试数据压缩方法概述 | 第23-32页 |
| 3.1 统计编码方法 | 第23-27页 |
| 3.1.1 Huffman编码 | 第23-25页 |
| 3.1.2 选择Huffman编码 | 第25-26页 |
| 3.1.3 最佳选择Huffman编码 | 第26-27页 |
| 3.2 游程编码方法 | 第27-31页 |
| 3.2.1 Golomb编码 | 第27-28页 |
| 3.2.2 FDR码 | 第28页 |
| 3.2.3 EFDR码 | 第28-29页 |
| 3.2.4 交替与连续编码 | 第29-31页 |
| 3.3 本章小结 | 第31-32页 |
| 第四章 基于相邻位逻辑运算的相对游程长度的编码方案 | 第32-40页 |
| 4.1 测试数据预处理 | 第32-34页 |
| 4.1.1 测试数据无关位填充 | 第32页 |
| 4.1.2 相邻位逻辑运算 | 第32-34页 |
| 4.1.3 相对游程长度算法 | 第34页 |
| 4.2 基于相邻位逻辑运算的相对游程长度的编码方案 | 第34-36页 |
| 4.2.1 编码码表 | 第34-36页 |
| 4.2.2 实例说明 | 第36页 |
| 4.3 解压电路的设计与分析 | 第36-38页 |
| 4.3.1 解压电路的作用 | 第36页 |
| 4.3.2 解压电路设计 | 第36-38页 |
| 4.4 实验结果 | 第38-39页 |
| 4.5 本章小结 | 第39-40页 |
| 第五章 总结与展望 | 第40-42页 |
| 5.1 总结 | 第40页 |
| 5.2 未来展望 | 第40-42页 |
| 致谢 | 第42-43页 |
| 参考文献 | 第43-47页 |
| 附录 ：读研期间科研情况 | 第47页 |