| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第13-17页 |
| 1.1 研究背景 | 第13-14页 |
| 1.2 国内外研究现状 | 第14-15页 |
| 1.3 研究内容 | 第15-16页 |
| 1.4 论文结构 | 第16-17页 |
| 第二章 软错误理论概述 | 第17-27页 |
| 2.1 软错误产生机理 | 第17-18页 |
| 2.2 软错误类型 | 第18-21页 |
| 2.2.1 三种掩蔽效应 | 第19-20页 |
| 2.2.2 SET脉冲效应 | 第20-21页 |
| 2.3 软错误分析技术 | 第21-23页 |
| 2.3.1 电路级分析方法 | 第21-22页 |
| 2.3.2 器件级-电路级分析方法 | 第22-23页 |
| 2.3.3 硬件模拟分析方法 | 第23页 |
| 2.4 脉冲效应临界点分析 | 第23-26页 |
| 2.5 本章小结 | 第26-27页 |
| 第三章 SET传播特性与脉冲传播模型仿真验证 | 第27-48页 |
| 3.1 SET传播特性研究意义 | 第27页 |
| 3.2 具体电路分析 | 第27-38页 |
| 3.2.1 单个逻辑门传播特性 | 第27-32页 |
| 3.2.2 长逻辑链路SET传播特性 | 第32-34页 |
| 3.2.3 节点扇出对SET传播特性影响 | 第34-36页 |
| 3.2.4 沟道宽度比对SET传播特性影响 | 第36-38页 |
| 3.3 基准电路c17瞬态脉冲传播特性 | 第38-43页 |
| 3.3.1 Design Compiler综合 | 第39页 |
| 3.3.2 Verilog网表转换为Hspice网表 | 第39-41页 |
| 3.3.3 基准电路c17的SET传播特性分析 | 第41-43页 |
| 3.4 SET脉冲传播模型分析验证 | 第43-46页 |
| 3.5 本章小结 | 第46-48页 |
| 第四章 逻辑电路SER评估方法建模与实现 | 第48-70页 |
| 4.1 已有模型介绍 | 第48页 |
| 4.2 组合电路SER评估方法建模 | 第48-57页 |
| 4.2.1 软错误产生概率评估模型 | 第49-55页 |
| 4.2.2 软错误传播概率评估模型 | 第55-56页 |
| 4.2.3 软错误捕获概率评估模型 | 第56页 |
| 4.2.4 整体SER评估模型 | 第56-57页 |
| 4.3 电路分析 | 第57-62页 |
| 4.3.1 电路网表综合 | 第57页 |
| 4.3.2 综合后网表处理 | 第57-62页 |
| 4.3.3 数据成员存储 | 第62页 |
| 4.4 评估模型实现 | 第62-69页 |
| 4.5 本章小结 | 第69-70页 |
| 第五章 逻辑电路SER评估方法验证 | 第70-79页 |
| 5.1 ISCAS’85测试电路 | 第70-71页 |
| 5.2 SET产生概率估算 | 第71-72页 |
| 5.3 SET传播概率估算 | 第72-73页 |
| 5.4 SET捕获概率估算 | 第73-76页 |
| 5.5 ISCAS’85电路SER分析验证 | 第76-78页 |
| 5.5.1 临界电荷与SER关系 | 第77-78页 |
| 5.6 本章小结 | 第78-79页 |
| 第六章 总结与展望 | 第79-81页 |
| 6.1 本文工作总结 | 第79-80页 |
| 6.2 本文工作展望 | 第80-81页 |
| 致谢 | 第81-82页 |
| 参考文献 | 第82-87页 |
| 攻硕期间取得的研究成果 | 第87-88页 |