| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第1章 绪论 | 第11-16页 |
| 1.1 课题研究背景 | 第11-12页 |
| 1.2 国内外航迹仪控制系统的发展与现状 | 第12-14页 |
| 1.2.1 航迹仪控制系统标绘技术的发展 | 第12-13页 |
| 1.2.2 国内航迹仪的发展 | 第13-14页 |
| 1.3 本论文的主要工作和章节 | 第14-16页 |
| 第2章 航迹仪控制系统的总体方案设计 | 第16-27页 |
| 2.1 智能化航迹仪的功能 | 第16-19页 |
| 2.2 航迹仪控制系统的工作原理 | 第19-22页 |
| 2.2.1 航迹仪控制系统的工作过程 | 第19页 |
| 2.2.2 航迹的推算原理 | 第19-20页 |
| 2.2.3 海图投影原理 | 第20-22页 |
| 2.3 航迹仪控制系统的方案确立 | 第22-26页 |
| 2.3.1 传统的航迹仪控制系统方案 | 第22-24页 |
| 2.3.2 基于FPGA+DSP的航迹仪控制系统方案 | 第24-26页 |
| 2.4 本章小结 | 第26-27页 |
| 第3章 控制系统的硬件部分设计 | 第27-48页 |
| 3.1 硬件电路的总体结构 | 第27页 |
| 3.2 DSP模块的设计 | 第27-32页 |
| 3.2.1 DSP芯片的选项 | 第27-28页 |
| 3.2.2 时钟电路的设计 | 第28-29页 |
| 3.2.3 外部存储器的设计 | 第29-31页 |
| 3.2.4 JTAG仿真接口电路的设计 | 第31页 |
| 3.2.5 其他外围配置电路设计 | 第31-32页 |
| 3.3 FPGA模块电路的设计 | 第32-37页 |
| 3.3.1 FPGA芯片的选择 | 第32-33页 |
| 3.3.2 时钟电路设计 | 第33-34页 |
| 3.3.3 配置芯片、JTAG调试与AS下载电路设计 | 第34-35页 |
| 3.3.4 FPGA与PC机串口设计 | 第35-36页 |
| 3.3.5 USB和PS接口 | 第36-37页 |
| 3.3.6 驱动器接口电路设计 | 第37页 |
| 3.4 电源电路及滤波电路设计 | 第37-40页 |
| 3.4.1 DSP电源电路设计 | 第38-39页 |
| 3.4.2 FPGA电源电路设计 | 第39页 |
| 3.4.3 滤波电路设计 | 第39-40页 |
| 3.5 系统电源监测电路设计 | 第40页 |
| 3.6 航迹仪控制系统PCB板的布局及布线 | 第40-41页 |
| 3.7 FPGA部分功能模块的设计 | 第41-47页 |
| 3.7.1 FPGA接收PC数据模块的设计及仿真 | 第42-43页 |
| 3.7.2 控制步进电机模块设计及仿真 | 第43-45页 |
| 3.7.3 数据传输模式设计及仿真 | 第45-46页 |
| 3.7.4 FPGA向PC机发送数据设计及仿真 | 第46-47页 |
| 3.8 本章小结 | 第47-48页 |
| 第4章 控制系统的软件部分设计 | 第48-64页 |
| 4.1 软件部分设计 | 第48-49页 |
| 4.2 中断服务模块 | 第49-50页 |
| 4.3 命令解析 | 第50-52页 |
| 4.4 数据处理 | 第52-53页 |
| 4.5 插补及速度控制 | 第53-61页 |
| 4.5.1 插补算法 | 第53-57页 |
| 4.5.2 速度控制算法 | 第57-61页 |
| 4.6 功能模块 | 第61-63页 |
| 4.6.1 人机交互模块 | 第61-62页 |
| 4.6.2 归零模块 | 第62-63页 |
| 4.7 本章小结 | 第63-64页 |
| 第5章 硬件电路的调试 | 第64-69页 |
| 5.1 硬件调试平台 | 第64页 |
| 5.2 硬件电路的测试 | 第64-67页 |
| 5.2.1 硬件电路板的制作 | 第64-65页 |
| 5.2.2 JTAG口的测试 | 第65页 |
| 5.2.3 DSP的外部接口测试 | 第65-66页 |
| 5.2.4 串口调试 | 第66-67页 |
| 5.3 硬件调试中的问题和解决办法 | 第67-68页 |
| 5.4 本章小结 | 第68-69页 |
| 结论 | 第69-71页 |
| 参考文献 | 第71-74页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第74-75页 |
| 致谢 | 第75-76页 |
| 附录 | 第76-81页 |
| 附录A | 第76-80页 |
| 附录B | 第80-81页 |