| 摘要 | 第9-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第12-17页 |
| 1.1 课题背景及其研究意义 | 第12-13页 |
| 1.2 IP核测试访问和扫描链低功耗测试方法研究现状 | 第13-15页 |
| 1.2.1 IP核测试访问研究现状 | 第13-14页 |
| 1.2.2 扫描链低功耗测试方法研究现状 | 第14-15页 |
| 1.3 论文主要研究内容 | 第15-16页 |
| 1.4 论文章节安排 | 第16-17页 |
| 第二章 集成电路可测性设计概述 | 第17-24页 |
| 2.1 故障机理及故障模型 | 第17-18页 |
| 2.2 故障检测方法 | 第18-20页 |
| 2.3 可测性设计主要方法 | 第20-23页 |
| 2.3.1 基于扫描链结构的测试 | 第20-21页 |
| 2.3.2 内建自测试 | 第21-22页 |
| 2.3.3 边界扫描测试 | 第22-23页 |
| 2.4 本章小结 | 第23-24页 |
| 第三章 IP核测试访问研究 | 第24-39页 |
| 3.1 引言 | 第24页 |
| 3.2 IEEE Std 1500 标准 | 第24-31页 |
| 3.2.1 IEEE Std 1500 解决的问题 | 第25-26页 |
| 3.2.2 IEEE Std 1500 硬件结构wrapper | 第26-31页 |
| 3.3 IEEE Std 1500 在工程应用上的不足 | 第31-34页 |
| 3.3.1 IEEE Std 1500 测试控制的不足 | 第31-33页 |
| 3.3.2 典型WBR单元结构复杂 | 第33-34页 |
| 3.4 IEEE Std 1500 控制机制和WBR的简化 | 第34-38页 |
| 3.4.1 简化的测试控制机制 | 第34-37页 |
| 3.4.2 WBR的简化 | 第37-38页 |
| 3.5 本章小结 | 第38-39页 |
| 第四章 扫描链低功耗测试方法研究 | 第39-50页 |
| 4.1 引言 | 第39-40页 |
| 4.2 IP核测试功耗来源 | 第40-43页 |
| 4.2.1 动态功耗 | 第40-42页 |
| 4.2.2 静态功耗 | 第42-43页 |
| 4.3 常用的扫描链低功耗测试技术 | 第43-45页 |
| 4.3.1 测试向量优化技术 | 第44页 |
| 4.3.2 低功耗扫描链设计 | 第44-45页 |
| 4.4 扫描链部分输出抑制技术研究 | 第45-49页 |
| 4.4.1 扫描链输出抑制技术分析 | 第45-46页 |
| 4.4.2 扫描单元输出端动态功耗分析 | 第46-47页 |
| 4.4.3 基于启发式算法的扫描单元筛选策略 | 第47-49页 |
| 4.5 本章小结 | 第49-50页 |
| 第五章 实验结果与分析 | 第50-64页 |
| 5.1 简化的WBR方案验证与分析 | 第50-54页 |
| 5.1.1 验证环境及流程 | 第50-52页 |
| 5.1.2 验证结果及分析 | 第52-54页 |
| 5.2 扫描链部分输出抑制技术实现与分析 | 第54-63页 |
| 5.2.1 基于非定制标准逻辑库单元的验证环境 | 第54-56页 |
| 5.2.2 阻隔逻辑的设计 | 第56-57页 |
| 5.2.3 验证与结果分析 | 第57-63页 |
| 5.3 本章小结 | 第63-64页 |
| 第六章 结束语 | 第64-66页 |
| 6.1 全文总结 | 第64-65页 |
| 6.2 展望 | 第65-66页 |
| 致谢 | 第66-67页 |
| 参考文献 | 第67-72页 |
| 作者在学期间取得的学术成果 | 第72页 |
