| 1 绪论 | 第1-12页 |
| 1．1 课题背景与意义 | 第7页 |
| 1．2 边界扫描技术的产生和发展概况 | 第7-11页 |
| 1．2．1 VLSI可测试性设计技术的发展 | 第7-8页 |
| 1．2．2 PCB测试存在的问题和解决方法 | 第8-9页 |
| 1．2．3 边界扫描技术的特点 | 第9-10页 |
| 1．2．4 国内外应用现状 | 第10-11页 |
| 1．3 论文主要内容 | 第11-12页 |
| 2 边界扫描技术基本理论 | 第12-24页 |
| 2．1 边界扫描技术标准 | 第12-17页 |
| 2．1．1 IEEE1149．1边界扫描结构和控制方法 | 第12-14页 |
| 2．1．2 边界扫描描述语言(BSDL) | 第14-17页 |
| 2．2 基于边界扫描的电路板测试理论和方法 | 第17-23页 |
| 2．2．1 故障模型 | 第17-18页 |
| 2．2．2 基本定义与基本定理 | 第18-19页 |
| 2．2．3 测试算法 | 第19-21页 |
| 2．2．4 通用串行测试向量格式(SVF) | 第21-22页 |
| 2．2．5 测试步骤 | 第22-23页 |
| 2．3 小结 | 第23-24页 |
| 3 边界扫描软件测试系统设计 | 第24-39页 |
| 3．1 测试系统框图 | 第24-25页 |
| 3．2 测试系统硬件模块 | 第25-30页 |
| 3．2．1 芯片介绍 | 第25-27页 |
| 3．2．2 电路板结构 | 第27-29页 |
| 3．2．3 测试系统硬件接口电路 | 第29-30页 |
| 3．3 TAP控制类 | 第30-31页 |
| 3．4 基本指令类 | 第31-34页 |
| 3．4．1 CIDCODE类 | 第31-32页 |
| 3．4．2 CBYPASS类 | 第32页 |
| 3．4．3 CSAMPLE类 | 第32-33页 |
| 3．4．4 CEXTEST类 | 第33-34页 |
| 3．5 边界扫描测试类 | 第34页 |
| 3．5．1 总线测试类(CBUS)与链测试类(CCHAIN) | 第34页 |
| 3．5．2 PCB故障诊断类(CDIAGNOSE) | 第34页 |
| 3．5．3 内测试类(CLOGIC) | 第34页 |
| 3．6 文件库 | 第34-36页 |
| 3．6．1 测试数据文件 | 第34-35页 |
| 3．6．2 SVF文件 | 第35-36页 |
| 3．7 附加模块 | 第36-38页 |
| 3．8 小结 | 第38-39页 |
| 4 试验电路板边界扫描测试 | 第39-56页 |
| 4．1 扫描链完备测试 | 第39-43页 |
| 4．1．1 总线完备测试类(CBUS) | 第39-43页 |
| 4．1．2 内部边界扫描链测试类(CCHAIN) | 第43页 |
| 4．2 电路板故障诊断 | 第43-48页 |
| 4．2．1 PCB故障诊断类(CDIAGNOSE) | 第43页 |
| 4．2．2 算法(改进自适应算法) | 第43-45页 |
| 4．2．3 与经典自适应算法的比较 | 第45页 |
| 4．2．4 测试向量发送与测试响应采集 | 第45-46页 |
| 4．2．5 诊断流程图 | 第46-47页 |
| 4．2．6 测试结果分析 | 第47-48页 |
| 4．3 芯片内部逻辑测试 | 第48-55页 |
| 4．3．1 内测试类(CLOGIC) | 第48-49页 |
| 4．3．2 芯片内部逻辑 | 第49-53页 |
| 4．3．3 逻辑测试向量发送与响应采集 | 第53页 |
| 4．3．4 逻辑测试序列 | 第53-54页 |
| 4．3．5 内部逻辑测试需要注意的几个问题 | 第54-55页 |
| 4．4 小结 | 第55-56页 |
| 5 总结与展望 | 第56-58页 |
| 5．1 本论文的主要工作回顾 | 第56页 |
| 5．2 几个值得注意的研究方向 | 第56-57页 |
| 5．3 结束语 | 第57-58页 |
| 参考文献 | 第58-60页 |
| 致谢 | 第60-61页 |
| 作者研究生期间发表论文情况 | 第61页 |
