| 摘要 | 第3-4页 |
| ABSTRACT | 第4页 |
| 第一章 引言 | 第10-19页 |
| 1.1 芯片测试技术发展历程 | 第10-12页 |
| 1.1.1 1149.1 标准 | 第10-11页 |
| 1.1.2 1149.4 标准 | 第11页 |
| 1.1.3 1149.5 标准 | 第11页 |
| 1.1.4 1149.6 标准 | 第11-12页 |
| 1.2 JTAG 测试接口 | 第12-15页 |
| 1.2.1 边界扫描 | 第12页 |
| 1.2.2 测试访问接口TAP | 第12-13页 |
| 1.2.3 JTAG 测试技术 | 第13-14页 |
| 1.2.4 JTAG 测试电路 | 第14-15页 |
| 1.3 测试接口带来的新挑战 | 第15-16页 |
| 1.4 新的测试标准IEEE1149.7 | 第16页 |
| 1.5 CJTAG 的测试接口 | 第16-19页 |
| 第二章 CJTAG 测试接口中命令的实现 | 第19-38页 |
| 2.1 CJTAG 的整体设计框架 | 第19-21页 |
| 2.2 CJTAG 的命令的设计方案 | 第21-31页 |
| 2.2.1 零扫描位（Zero-Bit-Scan）的实现方式 | 第21-27页 |
| 2.2.2 控制级（CONTROL LEVEL）的实现方式 | 第27页 |
| 2.2.3 CJTAG 的命令实现方式 | 第27-31页 |
| 2.3 CJTAG 中的不同类型的命令 | 第31-33页 |
| 2.3.1 存储类型的命令 | 第31-32页 |
| 2.3.2 选择类型的命令 | 第32页 |
| 2.3.3 扫描类型的命令 | 第32-33页 |
| 2.3.4 枚举类型的命令 | 第33页 |
| 2.3.5 专用类型的命令 | 第33页 |
| 2.4 CJTAG 中的不同类型的寄存器 | 第33-37页 |
| 2.5 本章小结 | 第37-38页 |
| 第三章 CJTAG 测试接口各种功能的设计 | 第38-47页 |
| 3.1 CJTAG 中的低功耗设计 | 第38-39页 |
| 3.2 CJTAG 中扫描通路的实现 | 第39-42页 |
| 3.3 CJTAG 中扫描拓扑方式的实现 | 第42-44页 |
| 3.4 CJTAG 中功能型 RESET 的实现 | 第44-45页 |
| 3.5 CJTAG 中测试型 RESET 的实现 | 第45-46页 |
| 3.6 本章小结 | 第46-47页 |
| 第四章 CJTAG 验证环境方案 | 第47-63页 |
| 4.1 验证原理 | 第47-48页 |
| 4.2 验证模型的演变 | 第48-52页 |
| 4.2.1 硬件模型验证 | 第48-49页 |
| 4.2.2 符合模型验证 | 第49-50页 |
| 4.2.3 有界模型验证 | 第50-51页 |
| 4.2.4 无界模型验证 | 第51-52页 |
| 4.3 等价性验证方法 | 第52-53页 |
| 4.4 模拟验证 | 第53-55页 |
| 4.4.1 模拟验证中的激励生成技术 | 第54页 |
| 4.4.2 模拟验证中的覆盖评估技术 | 第54-55页 |
| 4.5 CJTAG 的整体验证框架 | 第55-57页 |
| 4.5.1 AGENT 模块 | 第56页 |
| 4.5.2 DTS Sequence Driver 模块 | 第56-57页 |
| 4.5.3 DTS BFM 模块 | 第57页 |
| 4.5.4 CJTAG 监控（Monitor）模块 | 第57页 |
| 4.6 CJTAG 中的基本功能的验证 | 第57-61页 |
| 4.6.1 验证环境中生成命令的激励 | 第58页 |
| 4.6.2 验证环境中生成命令的监控 | 第58-59页 |
| 4.6.3 验证环境中低功耗功能的验证 | 第59-60页 |
| 4.6.4 验证环境中扫描通路的验证 | 第60-61页 |
| 4.7 CJTAG 中的验证功能的覆盖收集 | 第61-62页 |
| 4.8 本章小结 | 第62-63页 |
| 第五章 结束语 | 第63-65页 |
| 5.1 主要工作与创新点 | 第63-64页 |
| 5.2 后续研究工作 | 第64-65页 |
| 参考文献 | 第65-68页 |
| 附录1 符号说明 | 第68-69页 |
| 致谢 | 第69-70页 |
| 攻读硕士学位期间已发表或录用的论文 | 第70-72页 |
