| 摘要 | 第5-7页 |
| ABSTRACT | 第7-9页 |
| 第一章 绪论 | 第13-29页 |
| 1.1 背景与意义 | 第13-15页 |
| 1.2 700V BCD技术概述 | 第15-17页 |
| 1.3 700V场控功率器件研究动态 | 第17-27页 |
| 1.3.1 高压nLDMOS | 第17-23页 |
| 1.3.2 高压启动器件 | 第23-25页 |
| 1.3.3 高压横向IGBT | 第25-27页 |
| 1.4 本文的主要工作与创新 | 第27-29页 |
| 第二章 700V源端非隔离与隔离型双埋层NLDMOS | 第29-62页 |
| 2.1 导通电阻解析模型 | 第29-41页 |
| 2.1.1 器件结构 | 第29-31页 |
| 2.1.2 沟道电阻和积累层电阻 | 第31-32页 |
| 2.1.3 扩展电阻 | 第32-34页 |
| 2.1.4 JFET区电阻 | 第34-35页 |
| 2.1.5 漂移区电阻 | 第35页 |
| 2.1.6 集边电阻 | 第35-38页 |
| 2.1.7 整体导通电阻 | 第38-39页 |
| 2.1.8 模型与仿真结果对比 | 第39-41页 |
| 2.2 源端非隔离型结构 | 第41-52页 |
| 2.2.1 工艺优化 | 第41-47页 |
| 2.2.2 结构优化 | 第47-50页 |
| 2.2.3 结终端设计 | 第50-52页 |
| 2.3 源端隔离型结构 | 第52-57页 |
| 2.3.1 器件结构 | 第52-54页 |
| 2.3.2 优化设计 | 第54-57页 |
| 2.4 实验结果与讨论 | 第57-61页 |
| 2.5 本章小结 | 第61-62页 |
| 第三章 低夹断电压 700V JFET | 第62-91页 |
| 3.1 700V双埋层NJFET | 第62-79页 |
| 3.1.1 器件结构 | 第62-65页 |
| 3.1.2 夹断特性 | 第65-71页 |
| 3.1.3 漏诱生势垒降低效应 | 第71-75页 |
| 3.1.4 击穿特性 | 第75-77页 |
| 3.1.5 实验结果与讨论 | 第77-79页 |
| 3.2 700V薄沟道NJFET | 第79-85页 |
| 3.2.1 器件结构 | 第79页 |
| 3.2.2 夹断特性 | 第79-81页 |
| 3.2.3 击穿特性 | 第81-82页 |
| 3.2.4 漏诱生势垒降低效应 | 第82-84页 |
| 3.2.5 实验结果与讨论 | 第84-85页 |
| 3.3 低损耗低成本高压启动电路 | 第85-89页 |
| 3.4 本章小结 | 第89-91页 |
| 第四章 700V双通道分段阳极LIGBT | 第91-105页 |
| 4.1 器件结构 | 第91-92页 |
| 4.2 器件特性 | 第92-102页 |
| 4.2.1 等效模型 | 第92-95页 |
| 4.2.2 导通特性 | 第95-100页 |
| 4.2.3 击穿特性 | 第100-101页 |
| 4.2.4 关断特性 | 第101-102页 |
| 4.3 实验结果与讨论 | 第102-104页 |
| 4.4 本章小结 | 第104-105页 |
| 第五章 高性能低成本 700V BCD工艺 | 第105-118页 |
| 5.1 工艺参数及特点 | 第105-110页 |
| 5.1.1 主要器件及参数 | 第105-108页 |
| 5.1.2 工艺流程 | 第108-109页 |
| 5.1.3 工艺特点 | 第109-110页 |
| 5.2 实验结果与讨论 | 第110-117页 |
| 5.2.1 直流特性测试结果 | 第110-112页 |
| 5.2.2 可靠性测试结果 | 第112-114页 |
| 5.2.3 产品测试结果 | 第114-117页 |
| 5.3 本章小结 | 第117-118页 |
| 第六章 总结与展望 | 第118-121页 |
| 6.1 全文总结 | 第118-119页 |
| 6.2 后续工作展望 | 第119-121页 |
| 致谢 | 第121-122页 |
| 参考文献 | 第122-130页 |
| 攻读博士学位期间取得的成果 | 第130-132页 |