基于65nm体硅CMOS的8管锁存器抗辐射版图加固技术研究
| 摘要 | 第3-4页 |
| Abstract | 第4-5页 |
| 第一章 绪论 | 第8-19页 |
| 1.1 研究背景 | 第8-13页 |
| 1.1.1 辐射环境 | 第8-9页 |
| 1.1.2 电离辐射效应 | 第9-13页 |
| 1.2 国内外研究现状 | 第13-18页 |
| 1.2.1 电荷收集机理研究 | 第13页 |
| 1.2.2 电路级模型研究 | 第13-14页 |
| 1.2.3 脉冲测量研究 | 第14页 |
| 1.2.4 加固技术研究 | 第14-18页 |
| 1.3 课题研究内容 | 第18页 |
| 1.4 论文组织结构 | 第18-19页 |
| 第二章 抗辐射加固技术基本原理 | 第19-27页 |
| 2.1 工艺级加固 | 第19-22页 |
| 2.1.1 绝缘衬底上硅加固技术 | 第19-21页 |
| 2.1.2 三阱工艺加固技术 | 第21-22页 |
| 2.2 电路级加固 | 第22-24页 |
| 2.2.1 存储电路加固 | 第22-23页 |
| 2.2.2 组合电路加固 | 第23-24页 |
| 2.3 版图级加固 | 第24-26页 |
| 2.4 本章小结 | 第26-27页 |
| 第三章 基于TCAD工具的相关器件建模 | 第27-43页 |
| 3.1 Sentaurus TCAD简介 | 第27页 |
| 3.2 单管TCAD模型 | 第27-29页 |
| 3.3 模型校准 | 第29-35页 |
| 3.4 反相器TCAD模型 | 第35-37页 |
| 3.5 8管锁存器TCAD模型 | 第37-41页 |
| 3.6 小间距8管锁存器TCAD模型 | 第41-42页 |
| 3.7 本章小结 | 第42-43页 |
| 第四章 8管锁存器版图加固设计 | 第43-48页 |
| 4.1 保护环版图加固技术 | 第43页 |
| 4.2 加固的8管锁存器TCAD模型 | 第43-44页 |
| 4.3 8管锁存器版图加固效果研究 | 第44-47页 |
| 4.3.1 未加固的8管锁存器混合仿真 | 第44-45页 |
| 4.3.2 加固的8管锁存器混仿 | 第45-47页 |
| 4.4 本章小结 | 第47-48页 |
| 第五章 总结与展望 | 第48-50页 |
| 5.1 研究总结 | 第48-49页 |
| 5.2 工作展望 | 第49-50页 |
| 图表目录 | 第50-52页 |
| 参考文献 | 第52-57页 |
| 致谢 | 第57页 |
