一款DSP的串行接口SPI和SCI的研究与设计
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第1章 绪论 | 第10-17页 |
| 1.1 课题背景 | 第10-14页 |
| 1.1.1 DSP处理器综述 | 第11-13页 |
| 1.1.2 研究现状 | 第13-14页 |
| 1.2 课题来源与意义 | 第14-15页 |
| 1.2.1 课题来源 | 第14页 |
| 1.2.2 课题意义 | 第14-15页 |
| 1.3 研究的主要内容以及论文的章节安排 | 第15-17页 |
| 第2章 DSP处理器的系统方案介绍 | 第17-24页 |
| 2.1 系统整体结构 | 第17页 |
| 2.2 核与指令集简介 | 第17-22页 |
| 2.2.1 核总线结构 | 第20-21页 |
| 2.2.2 核的流水线说明 | 第21页 |
| 2.2.3 DSP的指令集 | 第21-22页 |
| 2.3 DSP的中断系统 | 第22页 |
| 2.4 DSP的片上外围设备 | 第22-23页 |
| 2.5 SPI、SCI的系统要求 | 第23页 |
| 2.6 本章小结 | 第23-24页 |
| 第3章 片上串行接口SPI的设计与仿真 | 第24-45页 |
| 3.1 SPI基础 | 第24-25页 |
| 3.2 SPI概述 | 第25-27页 |
| 3.2.1 SPI的特点 | 第26页 |
| 3.2.2 SPI模块端口信号 | 第26-27页 |
| 3.3 SPI的结构与设计原理 | 第27-37页 |
| 3.3.1 SPI的寄存器及工作特点 | 第27-32页 |
| 3.3.2 SPI的工作原理 | 第32-33页 |
| 3.3.3 主机/从机模式说明 | 第33-34页 |
| 3.3.4 SPI的数据格式 | 第34-35页 |
| 3.3.5 SPI中断机制的中断机制 | 第35-36页 |
| 3.3.6 SPI时钟机制 | 第36-37页 |
| 3.4 SPI设计实现 | 第37-42页 |
| 3.4.1 时钟分频模块的设计 | 第37-38页 |
| 3.4.2 寄存器配置模块设计 | 第38-40页 |
| 3.4.3 串行数据收发模块 | 第40-41页 |
| 3.4.4 SPI中断模块的实现 | 第41-42页 |
| 3.5 SPI仿真验证 | 第42-43页 |
| 3.6 本章小结 | 第43-45页 |
| 第4章 片上串行接口SCI的设计与仿真 | 第45-63页 |
| 4.1 SCI的概述 | 第45-47页 |
| 4.1.1 SCI模块的特点 | 第46-47页 |
| 4.1.2 SCI模块的信号端口 | 第47页 |
| 4.2 SCI的硬件结构组成 | 第47-53页 |
| 4.2.1 SCI的组成 | 第47-48页 |
| 4.2.2 SCI的寄存器及工作特点 | 第48-53页 |
| 4.3 SCI的工作原理 | 第53-55页 |
| 4.3.1 SCI的数据通信格式 | 第53-54页 |
| 4.3.2 SCI的通信模式 | 第54页 |
| 4.3.3 SCI接收器信号 | 第54-55页 |
| 4.3.4 SCI发送器信号 | 第55页 |
| 4.4 SCI的设计实现 | 第55-60页 |
| 4.4.1 SCI发送器模块的设计 | 第56-57页 |
| 4.4.2 SCI接收器模块的设计 | 第57-60页 |
| 4.5 SCI的仿真验证 | 第60-62页 |
| 4.6 本章小结 | 第62-63页 |
| 第5章 DSP系统级仿真与芯片测试 | 第63-70页 |
| 5.1 SPI的系统仿真 | 第63-64页 |
| 5.2 SCI的系统仿真 | 第64-66页 |
| 5.3 芯片测试 | 第66-69页 |
| 5.4 本章小结 | 第69-70页 |
| 结论 | 第70-72页 |
| 参考文献 | 第72-75页 |
| 致谢 | 第75页 |
