基于FPGA的ISO14443B协议通信数据采集系统设计
| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 符号对照表 | 第13-14页 |
| 缩略语对照表 | 第14-18页 |
| 第一章 绪论 | 第18-24页 |
| 1.1 课题背景 | 第18-21页 |
| 1.1.1 课题来源与研究目的 | 第18-19页 |
| 1.1.2 FPGA技术的研究意义 | 第19-20页 |
| 1.1.3 研究现状 | 第20-21页 |
| 1.2 本文主要工作与结构 | 第21-24页 |
| 第二章 ISO14443B通信协议 | 第24-32页 |
| 2.1 信号编码方式 | 第24-25页 |
| 2.2 信号调制解调机制 | 第25-28页 |
| 2.2.1 2ASK调制 | 第25-26页 |
| 2.2.2 BPSK调制 | 第26-27页 |
| 2.2.3 相干解调法 | 第27-28页 |
| 2.2.4 非相干解调法 | 第28页 |
| 2.3 TypeB类通信信号接口 | 第28-30页 |
| 2.4 本章小结 | 第30-32页 |
| 第三章 数据采集系统的模拟电路设计 | 第32-40页 |
| 3.1 模拟电路整体功能及设计要求 | 第32-34页 |
| 3.2 发送信号解调电路 | 第34-37页 |
| 3.3 回应信号解调电路 | 第37-38页 |
| 3.4 本章小结 | 第38-40页 |
| 第四章 基于FPGA的自动增益控制电路设计 | 第40-62页 |
| 4.1 AGC技术 | 第40-42页 |
| 4.2 数字电路顶层模块及设计要求 | 第42-44页 |
| 4.3 CLKGENA模块 | 第44-45页 |
| 4.4 SPI接口设计 | 第45-50页 |
| 4.4.1 SPI总线协议 | 第45-47页 |
| 4.4.2 MCPSPI模块 | 第47-49页 |
| 4.4.3 ADCSPI模块 | 第49-50页 |
| 4.5 CPU模块 | 第50-59页 |
| 4.5.1 cpu模块顶层RTL结构 | 第50-52页 |
| 4.5.2 delay模块 | 第52-53页 |
| 4.5.3 feedback模块 | 第53-54页 |
| 4.5.4 compare模块 | 第54-55页 |
| 4.5.5 gate模块 | 第55-56页 |
| 4.5.6 comparator模块 | 第56-57页 |
| 4.5.7 mcpcontrol模块 | 第57-59页 |
| 4.6 AGC电路仿真及效果验证 | 第59-60页 |
| 4.7 本章小结 | 第60-62页 |
| 第五章 信号解码与发送的数字电路设计 | 第62-90页 |
| 5.1 T2模块顶层RTL结构及设计要求 | 第62-63页 |
| 5.2 信号解码电路 | 第63-77页 |
| 5.2.1 信号解码模块顶层结构 | 第63-64页 |
| 5.2.2 发送信号解码模块 | 第64-69页 |
| 5.2.3 回应信号解码模块 | 第69-77页 |
| 5.3 FIFO缓存 | 第77-81页 |
| 5.3.1 FIFO缓存技术 | 第77-78页 |
| 5.3.2 FIFO的IP核调用 | 第78-80页 |
| 5.3.3 FIFO端口控制电路的设计 | 第80-81页 |
| 5.4 UART模块 | 第81-85页 |
| 5.4.1 UART总线协议 | 第81-82页 |
| 5.4.2 波特率发生器 | 第82-83页 |
| 5.4.3 UART发送模块 | 第83-85页 |
| 5.5 在发送和回应信号前添加标记的方法 | 第85-86页 |
| 5.6 系统效果展示 | 第86-88页 |
| 5.7 本章小结 | 第88-90页 |
| 第六章 总结与展望 | 第90-92页 |
| 6.1 工作总结 | 第90页 |
| 6.2 工作展望 | 第90-92页 |
| 参考文献 | 第92-94页 |
| 致谢 | 第94-96页 |
| 作者简介 | 第96-98页 |
| 附录 | 第98-110页 |
