集成电路静电保护网络及器件特性研究和设计优化
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第12-13页 |
| 缩略语对照表 | 第13-16页 |
| 第一章 绪论 | 第16-28页 |
| 1.1 研究背景 | 第16-19页 |
| 1.2 ESD防护设计研究现状 | 第19-21页 |
| 1.2.1 芯片和系统级的ESD应力 | 第19-20页 |
| 1.2.2 系统级的ESD保护趋势 | 第20-21页 |
| 1.3 片上的ESD保护措施 | 第21-25页 |
| 1.3.1 基于ESD轨的保护网络 | 第22-23页 |
| 1.3.2 局部箝位网络与两级ESD保护 | 第23-25页 |
| 1.4 片外的ESD保护措施 | 第25-28页 |
| 1.4.1 系统ESD电压抑制 | 第25-26页 |
| 1.4.2 信号完整性分析 | 第26-28页 |
| 第二章 ESD保护原理研究 | 第28-40页 |
| 2.1 二极管作为ESD保护器件的工作特性 | 第28-31页 |
| 2.2 三极管作为ESD保护器件的工作特性 | 第31-33页 |
| 2.3 MOSFET作为ESD保护器件的工作特性 | 第33-35页 |
| 2.4 SCR作为ESD保护器件的工作特性 | 第35-40页 |
| 第三章 ESD保护网络的设计 | 第40-52页 |
| 3.1 基于ESD轨的箝位电路 | 第41-48页 |
| 3.1.1 基于有源箝位器件的ESD轨设计 | 第41-44页 |
| 3.1.2 基于回滞特性的ESD轨设计 | 第44-45页 |
| 3.1.3 CMOS电路输出的ESD箝位保护 | 第45-47页 |
| 3.1.4 CMOS电路输入的ESD箝位保护 | 第47-48页 |
| 3.2 基于局部箝位的ESD保护网络 | 第48-52页 |
| 第四章 ESD测试、失效分析与布局设计 | 第52-76页 |
| 4.1 两种典型芯片的功能分析 | 第52-57页 |
| 4.1.1 JSR26C32的功能分析 | 第52-56页 |
| 4.1.2 CD54HC123F3A功能分析 | 第56-57页 |
| 4.2 两种芯片样品的测试方法及结果 | 第57-65页 |
| 4.2.1 测试方法 | 第57-61页 |
| 4.2.2 JSR26C32测试结果 | 第61-62页 |
| 4.2.3 CD54HC123F3A的测试结果 | 第62-65页 |
| 4.3 测试结果一致性分析 | 第65-67页 |
| 4.4 两种芯片的失效分析 | 第67-69页 |
| 4.5 芯片ESD布局设计及改进措施 | 第69-76页 |
| 第五章 总结与展望 | 第76-78页 |
| 5.1 本文的主要研究内容 | 第76-77页 |
| 5.2 ESD设计研究展望 | 第77-78页 |
| 参考文献 | 第78-83页 |
| 致谢 | 第83-84页 |
| 作者简介 | 第84-85页 |
