SerDes接收系统中低功耗时钟数据恢复电路的设计
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-14页 |
| 1.1 课题背景与意义 | 第8-10页 |
| 1.2 国内外研究现状 | 第10-11页 |
| 1.3 研究内容 | 第11页 |
| 1.4 论文组织 | 第11-14页 |
| 第2章 时钟数据恢复电路的基本原理 | 第14-24页 |
| 2.1 时钟数据恢复概述 | 第14-15页 |
| 2.2 时钟数据恢复电路的类型及功耗优化 | 第15-19页 |
| 2.2.1 时钟数据恢复电路的类型 | 第15-17页 |
| 2.2.2 模拟PLL结构的CDR电路功耗优化 | 第17-19页 |
| 2.3 低压差线性稳压器概述 | 第19-22页 |
| 2.3.1 低压差线性稳压器的基本结构和原理 | 第19-20页 |
| 2.3.2 低压差线性稳压器的性能指标 | 第20-22页 |
| 2.4 本章小结 | 第22-24页 |
| 第3章 锁相环型时钟数据恢复电路结构和抖动分析 | 第24-38页 |
| 3.1 锁相环型时钟数据恢复电路结构 | 第24-31页 |
| 3.1.1 鉴相器 | 第24-26页 |
| 3.1.2 电荷泵 | 第26-30页 |
| 3.1.3 压控振荡器 | 第30-31页 |
| 3.2 抖动的基本概念 | 第31-33页 |
| 3.2.1 抖动的定义 | 第31-32页 |
| 3.2.2 抖动和相位噪声的关系 | 第32-33页 |
| 3.3 时钟数据恢复电路中的抖动 | 第33-36页 |
| 3.3.1. 抖动产生 | 第33-34页 |
| 3.3.2 抖动传输 | 第34-36页 |
| 3.3.3 抖动容限 | 第36页 |
| 3.4 本章小结 | 第36-38页 |
| 第4章 时钟数据恢复电路设计 | 第38-58页 |
| 4.1 鉴频鉴相器的电路设计 | 第38-41页 |
| 4.2 高速电荷泵电路设计 | 第41-44页 |
| 4.3 压控振荡器的设计 | 第44-47页 |
| 4.4 低通滤波器的设计 | 第47-50页 |
| 4.4.1 锁相环系统环路特性分析 | 第47-49页 |
| 4.4.2 低通滤波器参数的计算 | 第49-50页 |
| 4.5 低压差线性稳压器的设计 | 第50-57页 |
| 4.6 本章小结 | 第57-58页 |
| 第5章 系统的版图设计和后仿真 | 第58-68页 |
| 5.1 可靠性设计 | 第58-59页 |
| 5.2 版图设计要点 | 第59-61页 |
| 5.3 系统的版图和后仿真结果 | 第61-67页 |
| 5.3.1 系统的版图 | 第61-63页 |
| 5.3.2 系统的后仿真结果 | 第63-67页 |
| 5.4 本章小节 | 第67-68页 |
| 第6章 总结与展望 | 第68-70页 |
| 6.1 总结 | 第68页 |
| 6.2 展望 | 第68-70页 |
| 参考文献 | 第70-74页 |
| 攻读硕士学位期间发表的论文 | 第74-76页 |
| 致谢 | 第76页 |
