瞬态脉冲干扰下微处理器I/O保护电路改进方法研究
| 摘要 | 第1-10页 |
| ABSTRACT | 第10-12页 |
| 第一章 绪论 | 第12-21页 |
| ·研究的背景及意义 | 第12-15页 |
| ·国内外研究现状 | 第15-19页 |
| ·论文的主要研究内容与章节编排 | 第19-21页 |
| 第二章 微处理器I/O保护电路设计分析 | 第21-33页 |
| ·引言 | 第21-22页 |
| ·微处理器I/O保护电路结构分析 | 第22-28页 |
| ·钳位二极管微处理器I/O保护电路 | 第24-25页 |
| ·具有电源钳位的微处理器I/O保护电路 | 第25-27页 |
| ·采用Boost总线的微处理器I/O保护电路结构 | 第27-28页 |
| ·一种微处理器I/O保护关键电路结构分析 | 第28-32页 |
| ·Trigger设计策略和重要参数 | 第28页 |
| ·常见的Trigger电路结构 | 第28-30页 |
| ·具有转换速率检测的Trigger电路 | 第30-32页 |
| ·本章小结 | 第32-33页 |
| 第三章 瞬态脉冲干扰下微处理器性能测试 | 第33-48页 |
| ·引言 | 第33-34页 |
| ·ESD测试方法分析 | 第34-39页 |
| ·系统级ESD测试方法 | 第34-35页 |
| ·芯片级ESD测试方法 | 第35-37页 |
| ·芯片级上电ESD测试方法 | 第37-38页 |
| ·ESD测试脉冲参数比较 | 第38-39页 |
| ·芯片级上电ESD测试失效模式分析 | 第39-43页 |
| ·微处理器重启 | 第39页 |
| ·微处理器上电恢复 | 第39-40页 |
| ·微处理器损坏 | 第40-43页 |
| ·上电微处理器的ESD性能测试平台设计与实现 | 第43-47页 |
| ·PESD测试环境的设置 | 第43-44页 |
| ·PESD测试硬件设计与实现 | 第44-46页 |
| ·PESD测试软件设计与实现 | 第46-47页 |
| ·本章小结 | 第47-48页 |
| 第四章 微处理器I/O保护电路改进与评估 | 第48-67页 |
| ·引言 | 第48-49页 |
| ·微处理器I/O保护电路PESD测试结果分析 | 第49-52页 |
| ·断电的PESD测试结果分析 | 第49-50页 |
| ·正常的PESD测试结果分析 | 第50-51页 |
| ·对比分析与结论 | 第51-52页 |
| ·微处理器I/O保护电路中寄生闩锁效应研究 | 第52-57页 |
| ·微处理器I/O保护电路中的闩锁效应 | 第53-55页 |
| ·闩锁效应产生原理 | 第55-57页 |
| ·增大敏感器件距离来改进ESD性能 | 第57-60页 |
| ·微处理器损坏位置分析 | 第57-59页 |
| ·改进方法研究与效果评估 | 第59-60页 |
| ·增加必要的保护环来改进ESD性能 | 第60-65页 |
| ·微处理器测试结果和版图分析 | 第61-63页 |
| ·改进方法研究与效果评估 | 第63-65页 |
| ·本章小结 | 第65-67页 |
| 第五章 总结与展望 | 第67-69页 |
| ·研究工作回顾 | 第67-68页 |
| ·本文的不足与展望 | 第68-69页 |
| 致谢 | 第69-70页 |
| 参考文献 | 第70-76页 |
| 作者在学期间取得的学术成果 | 第76页 |
