摘要 | 第3-5页 |
abstract | 第5-6页 |
第一章 绪论 | 第16-27页 |
1.1 课题背景 | 第16-18页 |
1.2 片上互连技术发展趋势 | 第18-25页 |
1.2.1 2.5D/3D集成技术 | 第18-20页 |
1.2.2 新型互连材料 | 第20-21页 |
1.2.3 高速光互连技术 | 第21-23页 |
1.2.4 高速电互连技术 | 第23-24页 |
1.2.5 光电互连比较 | 第24-25页 |
1.3 论文主要工作和组织结构 | 第25页 |
1.4 本章小结 | 第25-27页 |
第二章 片上高速互连电路综述 | 第27-39页 |
2.1 片上互连线 | 第27-28页 |
2.2 片上互连的信号问题 | 第28-31页 |
2.3 片上高速低功耗互连研究现状 | 第31-37页 |
2.3.1 传统的解决办法 | 第31-32页 |
2.3.2 高速互连技术 | 第32-33页 |
2.3.3 低摆幅高速低功耗互连 | 第33-34页 |
2.3.4 电流模式高速低功耗互连 | 第34-35页 |
2.3.5 交流耦合高速低功耗互连 | 第35-36页 |
2.3.6 基于调制的高速低功耗互连 | 第36-37页 |
2.3.7 传输线模式高速低功耗互连 | 第37页 |
2.4 片上高速低功耗互连比较 | 第37-38页 |
2.5 小结 | 第38-39页 |
第三章 片上高速互连的延时和优化研究 | 第39-68页 |
3.1 片上高速互连收发电路 | 第39页 |
3.2 一阶延时研究 | 第39-47页 |
3.2.1 电流模式的延时分析 | 第41-43页 |
3.2.2 电容耦合模式的一阶延时分析 | 第43-47页 |
3.3 电流模式和电容耦合互连的优化设计 | 第47-52页 |
3.3.1 优化设计基础 | 第47-48页 |
3.3.2 电容耦合传输的优化设计 | 第48-50页 |
3.3.3 电流模式的优化设计研究 | 第50-52页 |
3.4 电感的影响分析 | 第52-55页 |
3.5 电容电阻模式的优化设计 | 第55-57页 |
3.6 能耗建模与分析 | 第57-61页 |
3.7 双电容模式 | 第61-65页 |
3.8 局限性和应用分析 | 第65-66页 |
3.9 小结 | 第66-68页 |
第四章 延时模型与优化设计的仿真验证 | 第68-94页 |
4.1 仿真环境 | 第68-70页 |
4.1.1 导线建模与参数提取 | 第68-69页 |
4.1.2 驱动和负载电路 | 第69-70页 |
4.2 延时仿真 | 第70-71页 |
4.3 优化设计仿真 | 第71-79页 |
4.3.1 仿真方法 | 第71-72页 |
4.3.2 频域仿真 | 第72-75页 |
4.3.3 时域仿真 | 第75-79页 |
4.4 电容电阻模式的优化仿真 | 第79-82页 |
4.5 双电容模式仿真 | 第82-83页 |
4.6 能耗仿真 | 第83-88页 |
4.7 噪声仿真 | 第88-90页 |
4.8 电容耦合互连的电磁场仿真 | 第90-91页 |
4.9 流片与测试 | 第91-93页 |
4.10 小结 | 第93-94页 |
第五章 片上高速低功耗互连电路设计 | 第94-114页 |
5.1 设计目标与实现方法 | 第94-95页 |
5.2 均衡电路 | 第95-99页 |
5.2.1 均衡原理 | 第95页 |
5.2.2 前馈均衡 (FFE) | 第95-97页 |
5.2.3 连续时间线性均衡器 (CTLE) | 第97-98页 |
5.2.4 判决反馈均衡器 (DFE) | 第98-99页 |
5.3 参数优化设计 | 第99-101页 |
5.4 发送电路设计 | 第101-102页 |
5.5 接收电路设计 | 第102-105页 |
5.5.1 预放大电路 | 第103页 |
5.5.2 灵敏放大电路 | 第103-105页 |
5.6 数据产生与时钟电路设计 | 第105-110页 |
5.6.1 PRBS(Pseudo-Random Bit Sequence)电路 | 第105-108页 |
5.6.2 时钟电路 | 第108-110页 |
5.7 仿真与验证结果 | 第110-112页 |
5.8 小结 | 第112-114页 |
第六章 全文总结 | 第114-116页 |
6.1 主要结论 | 第114-115页 |
6.2 研究展望 | 第115-116页 |
参考文献 | 第116-123页 |
致谢 | 第123-124页 |
攻读博士学位期间已发表或录用的论文 | 第124-127页 |