IP核可测性设计中扫描链插入与测试封装加载研究
| 摘要 | 第1-6页 |
| Abstract | 第6-7页 |
| 目录 | 第7-9页 |
| 第1章 绪论 | 第9-13页 |
| ·研究背景及意义 | 第9-10页 |
| ·国内外可测性设计软件现状 | 第10-11页 |
| ·本文的研究内容及结构安排 | 第11-13页 |
| 第2章 可测性设计技术 | 第13-22页 |
| ·可测性设计概述 | 第13-14页 |
| ·可测性设计方法 | 第14-17页 |
| ·内建自测试 | 第14-15页 |
| ·边界扫描测试 | 第15-16页 |
| ·基于扫描的设计 | 第16-17页 |
| ·扫描测试设计 | 第17-21页 |
| ·扫描单元和扫描链 | 第17-18页 |
| ·全扫描测试和部分扫描测试 | 第18-19页 |
| ·扫描测试原理 | 第19-21页 |
| ·本章小结 | 第21-22页 |
| 第3章 测试封装技术研究 | 第22-33页 |
| ·基于 IEEE 1500 标准的组成部分 | 第22-25页 |
| ·测试封装壳结构 | 第22-24页 |
| ·测试指令集 | 第24-25页 |
| ·测试封装壳的加装 | 第25-30页 |
| ·测试封装边界寄存器设计 | 第25-27页 |
| ·测试封装旁路寄存器设计 | 第27-28页 |
| ·测试封装壳指令控制寄存器设计 | 第28-30页 |
| ·IP 核测试封装壳加装实例 | 第30-32页 |
| ·本章小结 | 第32-33页 |
| 第4章 软件设计与实现 | 第33-47页 |
| ·软件需求分析 | 第33-34页 |
| ·软件总体结构 | 第34-36页 |
| ·软件主体结构设计 | 第36-40页 |
| ·EDIF 网表分析 | 第36-37页 |
| ·内部扫描链设计 | 第37-38页 |
| ·测试封装壳设计 | 第38-40页 |
| ·软件界面设计及运行结果 | 第40-46页 |
| ·EDIF 网表分析模块界面 | 第41-42页 |
| ·内部扫描设计模块界面 | 第42-44页 |
| ·IP 核测试封装壳加装模块界面 | 第44-46页 |
| ·本章小结 | 第46-47页 |
| 第5章 软件测试与验证 | 第47-57页 |
| ·软件测试方法 | 第47页 |
| ·测试用例生成 | 第47-54页 |
| ·EDIF 网表分析的测试用例 | 第48-49页 |
| ·内部扫描链设计的测试用例 | 第49-52页 |
| ·测试封装壳加装的测试用例 | 第52-54页 |
| ·软件测试过程与结果分析 | 第54-56页 |
| ·本章小结 | 第56-57页 |
| 结论 | 第57-59页 |
| 参考文献 | 第59-63页 |
| 攻读硕士学位期间所发表的学术论文 | 第63-64页 |
| 致谢 | 第64页 |
