数字IC中硬件木马的特性与检测技术研究

摘要	第1-5页
ABSTRACT	第5-6页
目录	第6-8页
1 绪论	第8-13页
·课题研究背景及意义	第8-9页
·国内外研究现状	第9-10页
·论文主要研究内容与结构	第10-13页
2 硬件木马简介与 AES 电路设计	第13-28页
·硬件木马简介	第13-17页
·AES 算法简介	第17-18页
·AES 关键模块设计与优化	第18-24页
·AES 中硬件木马的设计	第24-27页
·本章小结	第27-28页
3 基于 FPGA 流程的研究	第28-34页
·AES 的 FPGA 实现	第28页
·木马植入 AES 后的 FPGA 实现	第28-30页
·基于 Nios 的测试平台	第30-33页
·本章小结	第33-34页
4 基于 ASIC 流程的研究	第34-52页
·ASIC 后端设计概述	第34-36页
·AES 后端设计流程	第36-42页
·门级综合的分析	第42-45页
·布局布线的分析	第45-51页
·本章小结	第51-52页
5 基于概率签名理论的研究	第52-65页
·电路概率签名的理论背景	第52-58页
·一位全加器的概率签名分析	第58-62页
·AES 中的概率签名分析	第62-64页
·本章小结	第64-65页
6 总结与展望	第65-67页
·全文总结	第65-66页
·课题展望	第66-67页
致谢	第67-68页
参考文献	第68-71页