高速数据采集回放系统设计与实现
| 摘要 | 第1-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第12-16页 |
| ·课题背景及意义 | 第12-13页 |
| ·数据采集技术发展现状及趋势 | 第13-14页 |
| ·主要工作及论文结构 | 第14-16页 |
| 第二章 系统总体设计 | 第16-21页 |
| ·系统任务及技术指标 | 第16-18页 |
| ·系统功能及任务 | 第16-17页 |
| ·RSS 平台主要技术指标 | 第17-18页 |
| ·RSS 平台性能分析 | 第18-19页 |
| ·数据率分析 | 第18页 |
| ·存储容量分析 | 第18-19页 |
| ·RSS 平台总体方案 | 第19-20页 |
| ·本章小结 | 第20-21页 |
| 第三章 硬件电路设计 | 第21-42页 |
| ·系统设计方案 | 第21-22页 |
| ·模数转换模块 | 第22-26页 |
| ·模拟信号预处理模块设计 | 第22-23页 |
| ·ADC 芯片及时钟方案 | 第23-25页 |
| ·模数转换具体实现方案 | 第25-26页 |
| ·数模转换模块 | 第26-27页 |
| ·数模转换芯片AD9779 | 第26页 |
| ·DAC 芯片时钟方案设计 | 第26-27页 |
| ·数模转换具体实现方案 | 第27页 |
| ·时钟产生电路模块 | 第27-29页 |
| ·时钟芯片AD9518 | 第28页 |
| ·参考时钟接口及输出分配方案 | 第28-29页 |
| ·FPGA 及配置模块 | 第29-33页 |
| ·Virtex-4 系列FPGA 主要特性 | 第29-30页 |
| ·Virtex-4 系列FPGA 配置方式 | 第30-31页 |
| ·配置芯片及配置方案选择 | 第31-33页 |
| ·DDR2 存储模块 | 第33-35页 |
| ·存储器件介绍 | 第33-34页 |
| ·SODIMM 连接器设计 | 第34-35页 |
| ·cPCI 总线接口模块 | 第35-39页 |
| ·桥接芯片 PCI9656 | 第36-37页 |
| ·cPCI 接口电路设计 | 第37-38页 |
| ·cPCI 热交换电路设计 | 第38-39页 |
| ·电源模块 | 第39-41页 |
| ·本章小结 | 第41-42页 |
| 第四章 PCB 信号完整性分析与设计 | 第42-74页 |
| ·信号完整性分析 | 第42-48页 |
| ·信号完整性(SI)定义 | 第42页 |
| ·信号完整性问题及解决方法 | 第42-44页 |
| ·传输线特征阻抗 | 第44页 |
| ·信号反射及终端匹配方法 | 第44-48页 |
| ·电源、地的处理 | 第48-51页 |
| ·电源、地处理原则 | 第48-49页 |
| ·RSS 平台中对电源的处理 | 第49-51页 |
| ·RSS 平台中对地的处理 | 第51页 |
| ·RSS 平台PCB 信号完整性设计 | 第51-73页 |
| ·RSS 平台的设计条件及仿真软件 | 第52-53页 |
| ·时钟芯片PCB 设计 | 第53-60页 |
| ·DDR2 总线的PCB 设计 | 第60-67页 |
| ·cPCI 的PCB 设计 | 第67-73页 |
| ·本章小结 | 第73-74页 |
| 第五章 系统性能测试 | 第74-80页 |
| ·数据采集部分测试 | 第74-77页 |
| ·模数转换主要性能参数 | 第74-75页 |
| ·测试方案及结果分析 | 第75-77页 |
| ·数据回放部分测试 | 第77-78页 |
| ·系统总体测试 | 第78-79页 |
| ·本章小结 | 第79-80页 |
| 结束语 | 第80-81页 |
| 致谢 | 第81-82页 |
| 参考文献 | 第82-85页 |
| 作者在学期间取得的学术成果 | 第85-86页 |
| 附录A RSS 平台PCB 图 | 第86页 |
