| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 引言 | 第10-12页 |
| 1 绪论 | 第12-15页 |
| 1.1 低漏功耗设计的意义 | 第12-13页 |
| 1.2 低能耗设计的主要技术 | 第13-14页 |
| 1.3 本文所采用的技术方法 | 第14-15页 |
| 2 漏功耗的主要产生途径及减小技术 | 第15-20页 |
| 2.1 功耗产生途径 | 第15-17页 |
| 2.1.1 动态功耗 | 第15-16页 |
| 2.1.2 静态功耗 | 第16-17页 |
| 2.2 功耗减小技术 | 第17-19页 |
| 2.3 本章小结 | 第19-20页 |
| 3 基于 EDA 工具标准单元的设计 | 第20-23页 |
| 3.1 标准单元的分类 | 第20-21页 |
| 3.2 标准单元的设计流程 | 第21-22页 |
| 3.3 标准单元设计所需工具 | 第22页 |
| 3.4 本章小结 | 第22-23页 |
| 4 沟道长度调制技术设计低漏功耗标准单元 | 第23-27页 |
| 4.1 标准单元的漏功耗优化 | 第23-24页 |
| 4.2 反相器门电路的优化 | 第24-26页 |
| 4.3 本章小结 | 第26-27页 |
| 5 基于 EDA 工具标准单元的设计规则和设计方法 | 第27-41页 |
| 5.1 标准单元电路图的绘制以及前仿真 | 第27页 |
| 5.2 中芯国际 130nm 工艺规则 | 第27-32页 |
| 5.3 标准单元的版图设计规则 | 第32-33页 |
| 5.3.1 格点的设置 | 第32-33页 |
| 5.3.2 PIN 脚设置规则 | 第33页 |
| 5.4 版图设计规则 | 第33-35页 |
| 5.4.1 边界设计规则 | 第34页 |
| 5.4.2 布线通道设计规则 | 第34-35页 |
| 5.5 版图编辑方法 | 第35-40页 |
| 5.5.1 版图绘制流程 | 第35-37页 |
| 5.5.2 版图验证 | 第37页 |
| 5.5.3 DRC（设计规则检查） | 第37页 |
| 5.5.4 LVS（版图与电路对照验证） | 第37-38页 |
| 5.5.5 LPE（版图寄生参数抽取） | 第38-39页 |
| 5.5.6 版图后仿真 | 第39-40页 |
| 5.6 本章总结 | 第40-41页 |
| 6 布局布线库 | 第41-49页 |
| 6.1 布局布线库规则介绍 | 第41-43页 |
| 6.2 版图布局布线规则 | 第43-45页 |
| 6.3 布局布线库的提取 | 第45-48页 |
| 6.4 本章小结 | 第48-49页 |
| 7 综合库和仿真库 | 第49-57页 |
| 7.1 liberty 工艺文件 | 第49-51页 |
| 7.2 标准单元的特征化过程 | 第51-56页 |
| 7.2.1 延时计算方式 | 第51-52页 |
| 7.2.2 标准单元特征化 | 第52-56页 |
| 7.3 本章小结 | 第56-57页 |
| 8 标准单元的应用 | 第57-64页 |
| 8.1 实现的部分功能 | 第57页 |
| 8.2 设计框图 | 第57页 |
| 8.3 数字部分设计 | 第57-59页 |
| 8.4 RTL 级仿真 | 第59-60页 |
| 8.5 逻辑综合和自动布局布线 | 第60-63页 |
| 8.6 本章小结 | 第63-64页 |
| 9 结论 | 第64-65页 |
| 参考文献 | 第65-67页 |
| 附录A 部分标准单元版图 | 第67-68页 |
| 附录B DC的综合脚本 | 第68-70页 |
| 致谢 | 第70页 |