| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-13页 |
| 1.1 研究背景及意义 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-12页 |
| 1.3 论文研究内容和设计指标 | 第12页 |
| 1.4 论文组织结构 | 第12-13页 |
| 第二章 SiGe BiCMOS工艺介绍 | 第13-19页 |
| 2.1 集成电路制造工艺种类 | 第13-14页 |
| 2.1.1 双极晶体管 | 第13页 |
| 2.1.2 场效应晶体管 | 第13-14页 |
| 2.2 SiGe HBT模型SiGe BiCMOS器件模型和性能参数 | 第14-19页 |
| 2.2.1 SiGe HBT模型 | 第14-15页 |
| 2.2.2 FET模型 | 第15-16页 |
| 2.2.3 集成电阻模型 | 第16-17页 |
| 2.2.4 可变电容模型 | 第17-19页 |
| 第三章 延时单元与延时锁定环路基本理论 | 第19-31页 |
| 3.1 延时单元分类 | 第19页 |
| 3.2 延时单元基本分析 | 第19-21页 |
| 3.3 基本的有源延时单元介绍 | 第21-23页 |
| 3.4 基本的无源延时单元介绍 | 第23-24页 |
| 3.5 延时锁定环路的基本理论 | 第24-26页 |
| 3.6 DLL数学模型 | 第26-28页 |
| 3.6.1 可变延时线的数学模型 | 第26页 |
| 3.6.2 鉴相器基本模型 | 第26-27页 |
| 3.6.3 电荷泵和环路滤波器基本模型 | 第27-28页 |
| 3.7 DLL的噪声分析 | 第28-31页 |
| 第四章 延时单元与延时锁定环路仿真与设计 | 第31-59页 |
| 4.1 延时单元设计 | 第31-43页 |
| 4.1.1 常见延时电路结构分析 | 第31-38页 |
| 4.1.2 gm-C延时电路 | 第38-40页 |
| 4.1.3 延时电路前仿真结果 | 第40-43页 |
| 4.2 延时锁定环路设计 | 第43-59页 |
| 4.2.1 乘法器的设计 | 第43-50页 |
| 4.2.2 V/I转化器设计 | 第50-53页 |
| 4.2.3 偏置电路设计 | 第53-57页 |
| 4.2.4 输入输出级电路 | 第57-59页 |
| 第五章 版图设计和测试结果 | 第59-77页 |
| 5.1 版图设计 | 第59-63页 |
| 5.1.1 版图设计中的非理想效应 | 第59-60页 |
| 5.1.2 版图匹配要求和参考源分布 | 第60-62页 |
| 5.1.3 电路版图 | 第62-63页 |
| 5.2 后仿真 | 第63-66页 |
| 5.3 测试结果 | 第66-77页 |
| 5.3.1 测试方案 | 第66-67页 |
| 5.3.2 测试仪器 | 第67-68页 |
| 5.3.3 具体测试步骤 | 第68-69页 |
| 5.3.4 测试结果和数据分析 | 第69-77页 |
| 第六章 总结与展望 | 第77-79页 |
| 6.1 总结 | 第77页 |
| 6.2 展望 | 第77-79页 |
| 参考文献 | 第79-83页 |
| 硕士阶段论文发表 | 第83-85页 |
| 致谢 | 第85页 |