时钟网格在ASIC设计中的应用
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 引言 | 第8-10页 |
| 1 集成电路概况 | 第10-18页 |
| ·集成电路发展 | 第10-11页 |
| ·集成电路设计流程 | 第11-12页 |
| ·后端物理设计遇到的问题和挑战 | 第12-14页 |
| ·时钟网格国内外研究现状 | 第14-18页 |
| 2 时钟分布结构和部分基本概念 | 第18-31页 |
| ·时钟分布结构 | 第18-20页 |
| ·同步电路 | 第18页 |
| ·时钟分布结构功能 | 第18-19页 |
| ·时钟分布结构分类 | 第19-20页 |
| ·时钟树结构 | 第20-22页 |
| ·部分基本概念 | 第22-29页 |
| ·时序部分概念 | 第22-27页 |
| ·功耗部分概念 | 第27-29页 |
| ·时钟综合在物理设计中的重要性 | 第29-31页 |
| 3 时钟网格结构的特点和实现步骤 | 第31-38页 |
| ·时钟网格结构 | 第31-32页 |
| ·时钟网格优缺点 | 第32-33页 |
| ·时钟网格所在位置和实现步骤 | 第33-38页 |
| 4 实验前期准备流程 | 第38-46页 |
| ·前端设计和功能验证 | 第38页 |
| ·逻辑综合 | 第38-40页 |
| ·后端设计 | 第40-45页 |
| ·布图规划和布局 | 第40-42页 |
| ·时钟树综合CTS | 第42-44页 |
| ·布线 | 第44-45页 |
| ·时序和版图验证 | 第45-46页 |
| 5 实验步骤和结果 | 第46-56页 |
| ·实验内容和步骤 | 第46-48页 |
| ·实验结果分析 | 第48-56页 |
| ·时钟网格和时钟树的偏斜比较 | 第48-49页 |
| ·总体布线长度随网格尺寸的变化 | 第49-51页 |
| ·功耗随网格尺寸的变化 | 第51-56页 |
| 结论 | 第56-57页 |
| 参考文献 | 第57-59页 |
| 攻读硕士学位期间发表学术论文情况 | 第59-60页 |
| 致谢 | 第60-61页 |
