一种应用于TDC的低抖动多相高频时钟产生电路设计
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-15页 |
| 1.1 研究背景与意义 | 第9-11页 |
| 1.2 国内外研究现状与发展趋势 | 第11-13页 |
| 1.3 研究内容与设计指标 | 第13-14页 |
| 1.3.1 研究内容 | 第13页 |
| 1.3.2 设计指标 | 第13-14页 |
| 1.4 论文组织结构 | 第14-15页 |
| 第二章 环形振荡器理论基础 | 第15-29页 |
| 2.1 环形振荡器基本原理 | 第15-18页 |
| 2.1.1 反馈控制理论 | 第15-16页 |
| 2.1.2 压控环振模型 | 第16-17页 |
| 2.1.3 器件噪声特性 | 第17-18页 |
| 2.2 延迟单元时间模型 | 第18-22页 |
| 2.2.1 单端延迟单元 | 第18-20页 |
| 2.2.2 差分延迟单元 | 第20-22页 |
| 2.3 相位噪声线性模型 | 第22-25页 |
| 2.3.1 线性时变模型 | 第22-24页 |
| 2.3.2 相位噪声优化 | 第24-25页 |
| 2.4 开环抖动累积效应 | 第25-27页 |
| 2.5 本章小结 | 第27-29页 |
| 第三章 低抖动多相高频时钟产生电路设计 | 第29-55页 |
| 3.1 TDC需求分析 | 第29-30页 |
| 3.2 闭环锁频环系统架构 | 第30-35页 |
| 3.2.1 环路稳定特性 | 第31-33页 |
| 3.2.2 噪声传输特性 | 第33-35页 |
| 3.3 闭环锁相环系统架构 | 第35-39页 |
| 3.3.1 环路稳定特性 | 第35-37页 |
| 3.3.2 相位噪声优化 | 第37-39页 |
| 3.4 关键模块电路设计与前仿真验证 | 第39-53页 |
| 3.4.1 压控振荡器设计 | 第39-41页 |
| 3.4.2 频率电压转换电路设计 | 第41-45页 |
| 3.4.3 误差放大器 | 第45-47页 |
| 3.4.4 鉴频鉴相器 | 第47-49页 |
| 3.4.5 电荷泵电路 | 第49-52页 |
| 3.4.6 分频器电路 | 第52-53页 |
| 3.5 本章小结 | 第53-55页 |
| 第四章 系统前后仿真验证与版图设计 | 第55-65页 |
| 4.1 系统前仿真验证 | 第55-57页 |
| 4.2 关键模块版图设计 | 第57-64页 |
| 4.2.1 布图规划 | 第57页 |
| 4.2.2 关键模块版图设计 | 第57-64页 |
| 4.3 系统后仿真验证 | 第64页 |
| 4.4 本章小结 | 第64-65页 |
| 第五章 芯片测试与结果分析 | 第65-79页 |
| 5.1 测试平台 | 第65-67页 |
| 5.1.1 芯片封装 | 第65页 |
| 5.1.2 板级设计 | 第65-66页 |
| 5.1.3 测试方案 | 第66-67页 |
| 5.2 关键模块测试 | 第67-69页 |
| 5.3 系统芯片测试 | 第69-75页 |
| 5.4 结果分析与改进意见 | 第75-78页 |
| 5.5 本章小结 | 第78-79页 |
| 第六章 总结与展望 | 第79-81页 |
| 6.1 总结 | 第79页 |
| 6.2 展望 | 第79-81页 |
| 参考文献 | 第81-85页 |
| 致谢 | 第85-87页 |
| 攻读硕士学位期间发表的论文 | 第87页 |
