| 中文摘要 | 第1-6页 |
| 英文摘要 | 第6-8页 |
| 致谢 | 第8-12页 |
| 第一章 绪 论 | 第12-24页 |
| 1．1 快速发展的微电子学科 | 第12-14页 |
| 1．2 微电子技术的发展趋势 | 第14-18页 |
| 1．2．1 微电子工艺与深亚微米理论 | 第14-16页 |
| 1．2．2 微电子设计与IP核设计技术 | 第16-18页 |
| 1．3 我国微电子产业的现状 | 第18-20页 |
| 1．4 课题来源及研究目的和意义 | 第20-22页 |
| 1．5 本文的主要研究内容 | 第22-24页 |
| 第二章 相位抖动方法学的研究 | 第24-44页 |
| 2．1 引言 | 第24-31页 |
| 2．1．1 相位抖动的定义 | 第24-29页 |
| 2．1．2 锁相环基本工作原理与相位抖动来源 | 第29-31页 |
| 2．2 相位抖动软件仿真环境的建立 | 第31-37页 |
| 2．3 锁相环IP核选择的判据 | 第37-43页 |
| 2．4 结束语 | 第43-44页 |
| 第三章 PCI总线接口IP核的研究 | 第44-88页 |
| 3．1 引言 | 第44-56页 |
| 3．1．1 PCI总线协议简介 | 第44-50页 |
| 3．1．2 VSIA组织简介 | 第50-54页 |
| 3．1．3 VSIA片上总线工作组简介 | 第54-56页 |
| 3．2 PCI总线接口内侧协议的制订 | 第56-63页 |
| 3．2．1 从PCI总线协议规范的制订 | 第57-59页 |
| 3．2．2 主PCI总线协议规范的制订 | 第59-63页 |
| 3．3 PCI总线接口的系统级设计 | 第63-68页 |
| 3．3．1 PCI总线接口的顶层考虑 | 第63-65页 |
| 3．3．2 PCI总线接口的顶层设计 | 第65-68页 |
| 3．4 PCI总线接口的算法级设计 | 第68-87页 |
| 3．4．1 从PCI接口的算法级设计 | 第68-77页 |
| 3．4．2 主PCI接口的算法级设计 | 第77-83页 |
| 3．4．3 仲裁器的算法级设计 | 第83-87页 |
| 3．5 结束语 | 第87-88页 |
| 第四章 PCI-IIC桥与IIC总线接口IP核的研究 | 第88-109页 |
| 4．1 引言 | 第88-93页 |
| 4．1．1 IIC总线的基本概念 | 第88-89页 |
| 4．1．2 IIC总线协议简介 | 第89-93页 |
| 4．2 PCI-IIC桥与IIC总线接口顶层设计的研究 | 第93-98页 |
| 4．2．1 PCI-IIC桥的总体考虑 | 第93-94页 |
| 4．2．2 PCI-IIC桥顶层设计的研究 | 第94-96页 |
| 4．2．3 控制寄存器与虚拟控制 | 第96-98页 |
| 4．3 IIC总线接口第二层设计的研究 | 第98-104页 |
| 4．3．1 状态定义 | 第98页 |
| 4．3．2 正常数据传输的状态转移设计 | 第98-99页 |
| 4．3．3 传输过程中的安全性考虑 | 第99-100页 |
| 4．3．4 状态转移的Verilog描述 | 第100-102页 |
| 4．3．5 典型操作的时序设计 | 第102-104页 |
| 4．4 IIC总线接口第三层设计的研究 | 第104-108页 |
| 4．4．1 外部时钟功能块的设计 | 第104-106页 |
| 4．4．2 外部通讯功能块的设计 | 第106-108页 |
| 4．5 结束语 | 第108-109页 |
| 第五章 多媒体数据融合技术的研究 | 第109-134页 |
| 5．1 引言 | 第109-116页 |
| 5．1．1 CRT显示技术 | 第109-110页 |
| 5．1．2 PC机图形适配器的结构 | 第110-112页 |
| 5．1．3 PC机显示适配器的历史 | 第112-114页 |
| 5．1．4 VGA视频图形显示系统 | 第114-116页 |
| 5．2 数据融合功能块顶层设计的研究 | 第116-124页 |
| 5．2．1 多媒体数据融合技术 | 第116-118页 |
| 5．2．2 数据融合的串-并行拓扑结构 | 第118-121页 |
| 5．2．3 数据融合寄存器组的设计 | 第121-124页 |
| 5．3 数据融合功能块算法级设计的研究 | 第124-128页 |
| 5．3．1 数据存储区的动态存储算法 | 第124-125页 |
| 5．3．2 光栅操作编码设计 | 第125-127页 |
| 5．3．3 存储区锁定算法 | 第127-128页 |
| 5．4 颜色空间转换IP核的研究 | 第128-133页 |
| 5．4．1 参数化高基乘法算法模型 | 第128-130页 |
| 5．4．2 颜色空间转换算法 | 第130-132页 |
| 5．4．3 近似算法的误差与性能分析 | 第132-133页 |
| 5．5 结束语 | 第133-134页 |
| 第六章 八位CISC微处理器IP软核的研究 | 第134-158页 |
| 6．1 引言 | 第134-139页 |
| 6．1．1 6502的外特性框图 | 第135-136页 |
| 6．1．2 6502的寄存器结构 | 第136-137页 |
| 6．1．3 6502的寻址方式 | 第137-138页 |
| 6．1．4 6502的指令系统 | 第138-139页 |
| 6．2 6502软核系统级设计的研究 | 第139-149页 |
| 6．2．1 数据流设计 | 第139-141页 |
| 6．2．2 控制流设计 | 第141-145页 |
| 6．2．3 状态机与多时钟体系结构的异同 | 第145-149页 |
| 6．3 6502软核中断复位模块设计的研究 | 第149-155页 |
| 6．3．1 中断执行周期及中断嵌套 | 第150-151页 |
| 6．3．2 中断电路顶层设计的研究 | 第151-154页 |
| 6．3．3 中断电路部分控制信号的Verilog实现 | 第154-155页 |
| 6．4 6502软核的验证 | 第155-156页 |
| 6．4．1 功能测试 | 第155-156页 |
| 6．4．2 可综合性测试 | 第156页 |
| 6．5 结束语 | 第156-158页 |
| 第七章 总结与展望 | 第158-161页 |
| 7．1 总结 | 第158-159页 |
| 7．2 展望 | 第159-161页 |
| 参考文献 | 第161-168页 |
| 攻读博士学位期间公开发表的论文 | 第168页 |
