| 第一章 绪论 | 第1-13页 |
| 1．1 IC设计技术的趋势和挑战 | 第6-9页 |
| 1．1．1 通讯和计算 | 第6页 |
| 1．1．2 深亚微米效应 | 第6-7页 |
| 1．1．3 全局同步性 | 第7-8页 |
| 1．1．4 设计生产率鸿沟 | 第8-9页 |
| 1．2 NoC和SoC设计方法比较 | 第9-11页 |
| 1．2．1 SoC设计方法的弊端 | 第9-10页 |
| 1．2．2 NoC中解决SoC弊端的方法 | 第10-11页 |
| 1．3 本文的主要工作和论文安排 | 第11-13页 |
| 2．同步电路中的时序问题研究 | 第13-27页 |
| 2．1 引言 | 第13页 |
| 2．2 时钟偏差(skew)和时序电路性能分析 | 第13-19页 |
| 2．2．1 时钟偏差的概念和产生的原因 | 第13-15页 |
| 2．2．2 时钟偏差(skew)对电路功能和性能影响分析 | 第15-19页 |
| 2．3 时钟抖动(jitter)和时序电路性能分析 | 第19-22页 |
| 2．3．1 时钟抖动的概念和产生的原因 | 第19-21页 |
| 2．3．2 时钟抖动(jitter)对电路功能和性能影响分析 | 第21-22页 |
| 2．4 时钟偏差和抖动的综合分析和解决方法 | 第22-26页 |
| 2．4．1 时钟偏差和抖动的综合分析 | 第22页 |
| 2．4．2 时钟偏差和抖动的解决方法 | 第22-26页 |
| 2．5 小结 | 第26-27页 |
| 3．NoC体系结构及时钟域研究 | 第27-34页 |
| 3．1 NoC的体系结构 | 第27-29页 |
| 3．2 NoC的设计方法 | 第29-31页 |
| 3．3 NoC中时钟域 | 第31-33页 |
| 3．3．1 域间时钟 | 第31-32页 |
| 3．2．2 域内时钟 | 第32-33页 |
| 3．4 小结 | 第33-34页 |
| 4．混合时钟网络设计与分析 | 第34-46页 |
| 4．1 单一时钟分布网络 | 第34-39页 |
| 4．1．1 域内时钟分布结构 | 第34-36页 |
| 4．1．2 域间时钟分布结构 | 第36-39页 |
| 4．2 混合时钟分布网络 | 第39-41页 |
| 4．2．1 单一时钟网络设计的弊端 | 第39页 |
| 4．2．2 混合时钟分布网络结构 | 第39-41页 |
| 4．3 时钟网络分析与比较 | 第41-45页 |
| 4．3．1 同步域尺寸的设置 | 第41-43页 |
| 4．3．2 时钟分布网络性能比较 | 第43-45页 |
| 4．4 小结 | 第45-46页 |
| 5．亚稳态原理及基本解决方法 | 第46-54页 |
| 5．1．亚稳态(metastability)原理 | 第46-48页 |
| 5．2 基本解决方法 | 第48-52页 |
| 5．2．1 同步器 | 第48-51页 |
| 5．2．2 握手方式 | 第51页 |
| 5．2．3 FIFO | 第51-52页 |
| 5．3 小结 | 第52-54页 |
| 6．mesh结构NoC中交叉时钟域的亚稳态处理 | 第54-63页 |
| 6．1 时钟网络设计时尽量避免交叉时钟域 | 第54-55页 |
| 6．2 双时钟异步FIFO设计 | 第55-60页 |
| 6．3 仿真结果 | 第60-62页 |
| 6．4 小结 | 第62-63页 |
| 7．总结 | 第63-64页 |
| 致谢 | 第64-65页 |
| 参考文献 | 第65-70页 |
| 攻读硕士学位期间参与的科研工作及发表的论文 | 第70-71页 |
