VHDL编译器设计技术研究
| 第一章 引言 | 第1-18页 |
| 1．1 HDL语言简介 | 第8-11页 |
| 1．2． VHDL高层次综合 | 第11-16页 |
| 1．2．1 高层次综合的基本概念 | 第11-12页 |
| 1．2．2 高层综合举例 | 第12-16页 |
| 1．3 本文研究背景及研究内容 | 第16-18页 |
| 第二章 VHDL编译系统 | 第18-25页 |
| 2．1 开发环境以及系统基本要求 | 第18页 |
| 2．2 VHDL编译系统总体结构 | 第18-19页 |
| 2．3 可综合子集的提取 | 第19-25页 |
| 2．3．1 子集提取的原因 | 第19-20页 |
| 2．3．2 子集提取的原则 | 第20页 |
| 2．3．3 提取的子集 | 第20-25页 |
| 第三章 词法分析设计 | 第25-33页 |
| 3．1 Lex介绍 | 第25-27页 |
| 3．2 词法分析中单词的分类 | 第27页 |
| 3．3 标志符和保留字的处理 | 第27-30页 |
| 3．4 预处理和辅助定义 | 第30-31页 |
| 3．5 词法分析与语法分析的接口 | 第31-32页 |
| 3．6． LEX的多文件输入和输出 | 第32-33页 |
| 第四章 语法分析模块 | 第33-49页 |
| 4．1 YACC简介 | 第33-36页 |
| 4．2 说明部分的内容 | 第36-38页 |
| 4．3 语法冲突的解决方法 | 第38-39页 |
| 4．4 表达式的翻译 | 第39-42页 |
| 4．5 符号表的组织管理 | 第42-45页 |
| 4．6 编译系统的层次性问题 | 第45-47页 |
| 4．7 编译中的错误处理 | 第47-49页 |
| 4．7．1 词法分析的错误处理 | 第47-48页 |
| 4．7．2 语法分析的错误处理 | 第48-49页 |
| 第五章 中间数据结构及 CDFG产生 | 第49-60页 |
| 5．1 中间数据结构 | 第49-55页 |
| 5．1．1 中间数据结构生成 | 第49-50页 |
| 5．1．2 主要 VHDL语句的编译方法 | 第50-53页 |
| 5．1．3 主要数据结构 | 第53-55页 |
| 5．2 数据控制流图CDFG的生成技术 | 第55-60页 |
| 5．2．1 CDFG介绍 | 第55-58页 |
| 5．2．2 CDFG的提取 | 第58页 |
| 5．2．3 CDDG的数据结构 | 第58-60页 |
| 第六章 结语 | 第60-61页 |
| 参考文献 | 第61-63页 |
| 作者在读期间科研成果简介 | 第63-64页 |
| 独创性声明 | 第64-65页 |
| 学位论文版权使用授权书 | 第65-66页 |
| 致谢 | 第66页 |
