多功能实时时钟发生器的ASIC设计
| 中文摘要 | 第1-3页 |
| 目录 | 第3-5页 |
| 第一章 概论 | 第5-14页 |
| 第一节 集成电路的发展趋势及面临的问题 | 第5-8页 |
| 第二节 多功能时钟发生器的开发意义 | 第8页 |
| 第三节 设计描述方法与开发流程简介 | 第8-12页 |
| 第四节 芯片应用 | 第12-14页 |
| 第二章 芯片的设计 | 第14-22页 |
| 第一节 设计思路 | 第14-15页 |
| 第二节 芯片所涉及到的几个简单的算法分析 | 第15-20页 |
| 第三节 芯片的总体设计框图 | 第20-22页 |
| 第三章 时钟芯片的行为级设计与仿真 | 第22-32页 |
| 第一节 主体模块的行为级设计 | 第22-26页 |
| 第二节 测试信号的行为级描述 | 第26-28页 |
| 第三节 仿真及结果分析 | 第28-32页 |
| 第四章 可综合的RTL级设计与仿真 | 第32-47页 |
| 第一节 面向综合的RTL级设计技术 | 第32-34页 |
| 第二节 芯片各模块的可综合设计 | 第34-44页 |
| 第三节 可综合设计时应注意的问题 | 第44-47页 |
| 第五章 综合优化以及门级仿真 | 第47-61页 |
| 第一节 综合 | 第47-54页 |
| 第二节 门级仿真 | 第54-58页 |
| 第三节 优化 | 第58-61页 |
| 第六章 总结 | 第61-62页 |
| 致谢 | 第62-63页 |
| 参考文献 | 第63-64页 |
| 附录 | 第64-84页 |
