“聚芯”SoC的IBIS仿真模型的研究及应用
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-14页 |
| ·论文研究背景 | 第7页 |
| ·"聚芯"SoC简介 | 第7-11页 |
| ·SoC简介基本特点 | 第7-8页 |
| ·"聚芯"SoC基本特点 | 第8-9页 |
| ·组成原理及接口信号描述 | 第9-11页 |
| ·论文研究意义 | 第11-12页 |
| ·论文所做工作 | 第12页 |
| ·论文组织结构 | 第12-14页 |
| 第二章 信号完整性分析的基础理论 | 第14-25页 |
| ·信号完整性的背景及其现状 | 第14-16页 |
| ·信号完整性仿真提出及背景 | 第14页 |
| ·信号完整性仿真现状 | 第14-16页 |
| ·EMI | 第16页 |
| ·传输线模型 | 第16-18页 |
| ·反射及端接 | 第18-21页 |
| ·串扰 | 第21-25页 |
| ·电容性耦合 | 第21-22页 |
| ·电感性耦合 | 第22-23页 |
| ·如何减小串扰 | 第23-25页 |
| 第三章 "聚芯"Soc开发板的设计 | 第25-48页 |
| ·"聚芯"SoC开发板设计 | 第25-36页 |
| ·电源设计 | 第26-27页 |
| ·内存sdram | 第27-28页 |
| ·PCI接口 | 第28-31页 |
| ·flash | 第31-32页 |
| ·LCD_VGA | 第32-33页 |
| ·鼠标 键盘 | 第33-34页 |
| ·I~2C | 第34-35页 |
| ·USB | 第35-36页 |
| ·"聚芯"SoC开发板PCB设计 | 第36-48页 |
| ·"聚芯"SoC开发板的概述 | 第36-37页 |
| ·"聚芯"SoC开发板的尺寸,层数及特征阻抗 | 第37-39页 |
| ·"聚芯"SoC开发板的布局 | 第39-42页 |
| ·"聚芯"SoC开发板的布线 | 第42-47页 |
| ·其他说明 | 第47-48页 |
| 第四章 "聚芯"SoCIBIS模型的生成 | 第48-59页 |
| ·IBIS模型的规范,发展及构成 | 第48-51页 |
| ·IBIS模型的规范 | 第48-49页 |
| ·IBIS模型的发展 | 第49页 |
| ·IBIS模型的构成 | 第49-51页 |
| ·IBIS模型的建模方法及模型的建立 | 第51-53页 |
| ·IBIS模型的建模方法 | 第51-52页 |
| ·IBIS模型的建立 | 第52-53页 |
| ·IBIS模型的建模过程中的其他问题 | 第53页 |
| ·采集IBIS模型数据 | 第53-56页 |
| ·提取I/V数据 | 第54-55页 |
| ·提取V/T数据 | 第55-56页 |
| ·聚芯IBIS模型简单分析 | 第56-59页 |
| 第五章 "聚芯"SoC实验板的仿真 | 第59-67页 |
| ·仿真工具和仿真环境 | 第59页 |
| ·"聚芯"SoC仿真分析 | 第59-67页 |
| ·关键网络仿真 | 第59-67页 |
| 致谢 | 第67-68页 |
| 参考文献 | 第68-71页 |
| 附录:作者在攻读硕士学位期间发表的论文 | 第71页 |
