| 摘要 | 第1-5页 |
| Abstract | 第5-6页 |
| 第一章.引言 | 第6-12页 |
| §1.1 课题背景--集成电路产业概述 | 第6-8页 |
| §1.2 动态随机存取存储器(DRAM)概述 | 第8-10页 |
| §1.3 本课题的意义和目标 | 第10-12页 |
| 第二章 DRAM制造工艺简介 | 第12-20页 |
| §2.1 DRAM制造流程回顾 | 第12-14页 |
| §2.2 电容简介 | 第14-16页 |
| §2.3 存储单元内器件简介 | 第16-17页 |
| §2.4 Direct STI CMP和传统STI CMP | 第17-20页 |
| 第三章 改进DRAM刷新周期的工艺研究 | 第20-51页 |
| §3.1 DRAM产品刷新周期的初步探讨 | 第20-22页 |
| §3.1.1 什么是刷新周期 | 第20页 |
| §3.1.2 本课题所研究产品的刷新周期现状和目标 | 第20-21页 |
| §3.1.3 对于刷新时间的分析 | 第21-22页 |
| §3.2 实现延长刷新周期的研究方向和方案 | 第22-51页 |
| §3.2.1 沟道电场与漏电对于刷新周期影响的研究 | 第22-36页 |
| §3.2.1.1 沟道掺杂浓度与刷新时间关系的假想 | 第22-23页 |
| §3.2.1.2 存储单元内轻掺杂(CLD)注入的理论依据 | 第23-25页 |
| §3.2.1.3 存储单元内轻掺杂(CLD)注入的引入 | 第25-27页 |
| §3.2.1.4 存储单元内轻掺杂(CLD)注入的可行性 | 第27-34页 |
| §3.2.1.5 存储单元内轻掺杂(CLD)注入实验实施与结果 | 第34-35页 |
| §3.2.1.6 存储单元内轻掺杂(CLD)注入的工艺集成难点 | 第35-36页 |
| §3.2.2 电容制作工艺对于刷新周期影响的研究 | 第36-44页 |
| §3.2.2.1 电容值与刷新周期关系的推论 | 第36页 |
| §3.2.2.2 电容制作工艺工序分析 | 第36-38页 |
| §3.2.2.3 电容制作优化工艺条件的实施 | 第38-40页 |
| §3.2.2.4 电容制作优化结果 | 第40-43页 |
| §3.2.2.5 对于优化结果的小结与工艺集成上的注意点 | 第43-44页 |
| §3.2.3 源漏电场对于刷新周期的影响 | 第44-49页 |
| §3.2.3.1 源漏与衬底间的电场与刷新周期关系的理论推导 | 第44-45页 |
| §3.2.3.2 存储单元内源漏注入和通孔注入的实验 | 第45-48页 |
| §3.2.3.3 源漏电场与刷新周期关系的结论 | 第48-49页 |
| §3.2.4 其他制作工艺对于刷新周期影响的研究 | 第49-51页 |
| §3.2.4.1 STI CMP工艺对于刷新周期的影响 | 第49-50页 |
| §3.2.4.2 栅极形成工艺对于刷新周期的影响 | 第50页 |
| §3.2.4.3 电容上极板对于刷新周期的影响 | 第50-51页 |
| 第四章 结论与展望 | 第51-53页 |
| §4.1 结论 | 第51-52页 |
| §4.2 展望 | 第52-53页 |
| 参考文献 | 第53-55页 |
| 致谢 | 第55-56页 |
