PVT偏差容忍电路的快速自适应频率系统设计
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-15页 |
| 1.1 论文背景与意义 | 第9页 |
| 1.2 国内外研究现状 | 第9-12页 |
| 1.2.1 基于片上时序监测的自适应技术 | 第9-11页 |
| 1.2.2 自适应时钟技术 | 第11-12页 |
| 1.3 论文研究内容及研究目标 | 第12-13页 |
| 1.4 论文组织结构 | 第13-15页 |
| 第二章 自适应调节技术概述 | 第15-27页 |
| 2.1 数字电路的基本时序原理 | 第15-17页 |
| 2.2 PVT偏差分类分析 | 第17-21页 |
| 2.2.1 偏差的来源及分类 | 第17-18页 |
| 2.2.2 工艺偏差 | 第18-20页 |
| 2.2.2.1 工艺随机偏差的来源 | 第18-19页 |
| 2.2.2.2 工艺偏差的分类 | 第19页 |
| 2.2.2.3 工艺偏差对于时序的影响 | 第19-20页 |
| 2.2.3 电压偏差 | 第20页 |
| 2.2.3.1 电压偏差的来源 | 第20页 |
| 2.2.3.2 电压偏差对于时序的影响 | 第20页 |
| 2.2.4 温度偏差 | 第20-21页 |
| 2.3 常用的自适应频率调节技术 | 第21-25页 |
| 2.3.1 间接监测型 | 第21页 |
| 2.3.2 直接监测型 | 第21-25页 |
| 2.3.2.1 出错改错型 | 第21-23页 |
| 2.3.2.2 预测型 | 第23-25页 |
| 2.4 本章小结 | 第25-27页 |
| 第三章 时序监测单元和快速时钟调节电路设计 | 第27-51页 |
| 3.1 时序监测单元的设计 | 第27-38页 |
| 3.1.1 时序监测单元电路结构 | 第27-30页 |
| 3.1.2 监测窗口设计 | 第30-38页 |
| 3.1.2.1 监测窗口设计理论分析 | 第31-33页 |
| 3.1.2.2 监测窗口配置模块 | 第33-38页 |
| 3.2 快速时钟调节电路 | 第38-49页 |
| 3.2.1 设计原理 | 第38-39页 |
| 3.2.2 快速时钟拉伸模块 | 第39-45页 |
| 3.2.2.1 时间数字转换器 | 第41页 |
| 3.2.2.2 相位时钟生成模块 | 第41-43页 |
| 3.2.2.3 时钟抖动分析 | 第43-45页 |
| 3.2.3 占空比调节模块 | 第45-46页 |
| 3.2.4 仿真结果分析 | 第46-49页 |
| 3.3 本章小结 | 第49-51页 |
| 第四章 自适应频率调节系统结构与仿真分析 | 第51-73页 |
| 4.1 自适应频率调节设计 | 第51-55页 |
| 4.1.1 自适应频率调节系统结构 | 第51-52页 |
| 4.1.2 动态或门树 | 第52-53页 |
| 4.1.3 自适应频率控制状态机 | 第53-55页 |
| 4.2 验证平台设计 | 第55-58页 |
| 4.2.1 比特币芯片的验证平台 | 第55-56页 |
| 4.2.2 多电压域设计 | 第56页 |
| 4.2.3 AFS系统设计流程 | 第56-58页 |
| 4.3 混合仿真平台设计 | 第58-62页 |
| 4.3.1 HSIM-VCS混合仿真平台 | 第58-59页 |
| 4.3.2 PLLC模型 | 第59-62页 |
| 4.3.2.1 PLLC模型设计 | 第59-61页 |
| 4.3.2.2 PLLC模型验证 | 第61-62页 |
| 4.4 AFS功能验证 | 第62-66页 |
| 4.4.1 数字芯片功能验证 | 第62-63页 |
| 4.4.2 自适应频率调节验证 | 第63-66页 |
| 4.4.2.1 常规电压下自适应频率系统验证 | 第63-65页 |
| 4.4.2.2 低电压下自适应频率系统验证 | 第65-66页 |
| 4.5 仿真结果和分析 | 第66-72页 |
| 4.5.1 首次预警频率点分析 | 第66-69页 |
| 4.5.2 效能收益 | 第69-70页 |
| 4.5.3 与相关研究对比 | 第70-72页 |
| 4.6 本章小结 | 第72-73页 |
| 第五章 总结与展望 | 第73-75页 |
| 5.1 总结 | 第73页 |
| 5.2 展望 | 第73-75页 |
| 致谢 | 第75-77页 |
| 参考文献 | 第77-81页 |
| 作者简介 | 第81页 |
